EDA设计数字钟实验报告(共23页).doc

精选优质文档-倾情为你奉上南京理工大学EDA（）实验报告 多功能数字钟姓名：学号：学院：指导教师：时间：2014/11/32014/11/7摘要日益复杂的电子线路使得基于原理图的设计越来越复杂，甚至不切实际。硬件描述语言的诞生，对设计自动化起到了极大的促进和推动作用。Verilog HDL就是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言，实现了从算法级、门级到开关级的多种抽象设计层次的数字系统建模，具有仿真，验证，故障模拟与时序分析等功能。本文利用Verilog HDL语言，采用自顶向下的设计方法设计多功能数字钟，并通过Quartus分块进行了仿真。此程序通过下载到FPGA芯片后,可实现实际的数字钟显示，具有基本的计时显示和设置，时间校正，整点报时，12h/24h转换，闹钟设置和闹铃控制的功能。关键词: FPGA, Verilog HDL, Quartus, EP3C25F324C8，数字钟