EDA实验一--七人表决器(共4页).doc

精选优质文档-倾情为你奉上河 北 科 技 大 学实 验 报 告2013级 电信 专业 132 班 学号 2016年5月23日姓 名 田继辉 同组人 指导教师 于国庆实验名称 实验一 七人表决器 成 绩实验类型 设计型 批阅教师一、实验目的（1）掌握MUXPLUS II语言输入的设计过程。（2）初步了解VHDL语言。（3）熟悉FPGA项目设计的基本流程。二、实验原理： 用七个开关作为表决器的7个输入变量，输入变量为逻辑“1”时表示表决者“赞同”； 输入变量为逻辑“0”时表示表决者“不赞同”；输出逻辑“1”时，表示表决“通过”； 输出逻辑“0”时，表示表决“不通过”；当表决器的七个输入变量中有4个及以上为“1”时，则表决器输出为“1”，否则为“0”。表决器输入采用试验箱K1K16，输出采用试验箱L15、L16指示；同意红灯亮，否则黄灯亮。三、