4选1数据选择器(共4页).doc

精选优质文档-倾情为你奉上电子设计技术课程设计四位加法器姓 名： 黄政 学 号： 班 级： 通信工程zb指导教师： 郑雪娇2013年12月26日专心-专注-专业一、设计目的 1. 熟练使用Verilog HDL语言在mux plus软件平台上编写程序，完成编译工作。2.学习VHDL程序中数据对象、数据类型、顺序语句、并行语句的综合使用，了解VHDL程序的基本结构。3.掌握使用EDA工具设计数字系统的设计思路和设计方法。学习VHDL基本逻辑电路的综合设计应用。4.学习实验开发系统的使用方法。二、设计内容 1、设计并调试好一个4选1数据选择器。2、 仿真、分析结果、绘制波形三、 设计过程1、程序的设计打开mux plus，单击file，选择new ，选择Editor file类型。进行文本编辑，编辑完成后并以“max4_1.vhd”(注意后缀是Vhd)为文件名，存在自己建立的工程目录D:（自己的文件夹