精选优质文档-倾情为你奉上高速cmos 模拟集成电路中的静电保护电路设计 作者：吴鹏，何乐年，陈曦时间：2007-01-10来源: 摘要: 分析了静电放电( ESD) 保护的基本原理，指出了传统的用于模拟电路的ESD 保护电路在高速电路应用中的局限性。 提出了在端口的栅极接地NMOS 管和栅极接电源PMOS 管的基础上，加上电源与地之间的高速静电泻放回路(片上保护) 的新电路结构。 仿真结果表明，该电路满足USB2.0 高速接口电路的ESD 保护要求。 试验测试结果表明该ESD 保护电路在人体模式下的击穿电压在正负2 500 V 以上，具有实际的应用意义。关键词: 静电放电保护； 人体模型； 片上保护； 栅极接地的NMOS随着超大规模集成电路工艺技术的不断提高，目前CMOS 集成电路已经进入了超深亚微米阶段，MOS 器件的尺寸不断缩小，栅氧化层厚度越来越薄，其栅耐压能力显著下降，集成电路失效的产品中有35 %是由于ESD 问题所引起的。 因此CMOS 集成电路的静电放电( Elect rostaticDischarge
