全自动洗衣机的设计-Verilog程序(共17页).doc

精选优质文档-倾情为你奉上实验报告学 院：大数据与信息工程学院专 业：电子与通信工程学 号：学生姓名：杨 鹏 举指导教师：李 良 荣 2016 年 5 月 24目录一、 实验题目自动洗衣机设计二、 实验目的1、熟练掌握Quartus II 工程文件的建立过程。2、掌握Verilog的基本语法、语句、模块的使用。3、了解模块的建立与使用。4、了解FPGA的开发基本流程。三、 实验要求1、初始状态，准备启动。2、开始进水；为防止进水过程出现故障，故不用定时器控制，而是手动给一个信号模拟水位检测传感器，表示进水完成。3、开始洗涤：正反洗涤4次开始排水。4、排水后立即脱水。5、洗涤之后漂洗2次，每次漂洗过后都排水甩干。6、整个过程全部用数码管来显示状态机状态，并用两个led灯表示电机