杭电计算机组成原理寄存器堆设计实验(共5页).doc

精选优质文档-倾情为你奉上杭州电子科技大学计算机学院实验报告专心-专注-专业课程名称：计算机组成原理 实验项目：寄存器堆设计实验 指导教师 实验位置： 姓 班 级： 学 号： 日 期：2015年5月7日 实验目的（1） 学习和使用Verlilog HDL 进行和思绪电路的设计方法（2） 掌握灵活的运用Verilog HDL 进行各种描述与建模的技巧和方法（3） 学习寄存器堆的数据传送与读写工作原理，掌握寄存器读一的设计方法实验环境ISE Design Suite 14.6Digilent Adept Nexys3实验板实验内容（算法、程序、步骤和方法）根据实验原理设计32个32位的寄存器堆，有俩个读端口，