《EDA技术与VHDL基础》课后习题答案.doc

上传人:h**** 文档编号:891078 上传时间:2018-11-05 格式:DOC 页数:9 大小:69.01KB
下载 相关 举报
《EDA技术与VHDL基础》课后习题答案.doc_第1页
第1页 / 共9页
《EDA技术与VHDL基础》课后习题答案.doc_第2页
第2页 / 共9页
《EDA技术与VHDL基础》课后习题答案.doc_第3页
第3页 / 共9页
《EDA技术与VHDL基础》课后习题答案.doc_第4页
第4页 / 共9页
《EDA技术与VHDL基础》课后习题答案.doc_第5页
第5页 / 共9页
点击查看更多>>
资源描述

1、清华大学出版社EDA 技术与 VHDL 基础教材习题答案 主编:杨健1EDA 技术与 VHDL 基础课后习题答案第一章 EDA 技术概述一、填空题1、电子设计自动化2、非常高速集成芯片硬件描述语言3、CAD、CAE、EDA4、原理图输入、状态图输入、文本输入5、VHDL 、Verilog HDL6、硬件特性二、选择题1、A2、C3、A4、D5、C6、D7、A第二章 可编程逻辑器件基础一、填空题1、PLD2、Altera 公司、Xilinx 公司、Lattice 公司3、基于反熔丝编程的 FPGA4、配置芯片二、选择题1、D2、C3、C4、D第三章 VHDL 程序初步程序结构一、填空题1、结构、

2、行为、功能、接口2、库和程序包、实体、结构体、配置3、实体名、类型表、端口表、实体说明部分清华大学出版社EDA 技术与 VHDL 基础教材习题答案 主编:杨健24、结构体说明语句、功能语句5、端口的大小、实体中子元件的数目、实体的定时特性6、设计库7、元件、函数8、进程 PROCESS、过程 PROCEDURE9、顺序语句、并行语句二、选择题1、D2、C3、C4、B5、D6、B7、A8、C三、简答题2、LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY nand_3in ISPORT(a,b,c:IN STD_LOGIC;y:OUT STD_LOGI

3、C);END;ARCHITECTURE bhv OF nand_3in ISBEGINyoutvalueoutvalueNULL;END CASE;11、修改正确如下所示:清华大学出版社EDA 技术与 VHDL 基础教材习题答案 主编:杨健4ARCHITECTURE bhv OF com1 ISBEGINSIGNAL a,b,c:STD_LOGIC;pro1:PROCESS(clk)BEGINIF NOT (clkEVENT AND clk=1) THENx 0); END IF;END IF; END PROCESS;q IF in_a/=”00” THEN next_stateIF in_

4、a=/”01” THEN next_stateIF in_a=”11” THEN next_stateIF in_a/=11 THEN next_stateNULL;END CASE;END PROCESS;p3:PROCESS(current_state) BEGINCASE current_state ISWHEN s0=out_aout_aout_aout_aNULL;END CASE;END PROCESS;END;2、LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY ztj ISPORT(clk,reset:IN STD_LOGIC;in

5、a:IN STD_LOGIC_VECTOR(2 DOWNTO 0);outa:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END;ARCHITECTURE bhv OF ztj ISTYPE state IS(s0,s1,s2,s3); -用枚举类型定义状态,简单直观SIGNAL current_state,next_state:state;BEGINp1:PROCESS(clk) -状态更新进程BEGINIF clkEVENT AND clk=1 THENIF reset=1 THEN current_state IF ina =”101” THEN outa outa

6、 outa IF ina =”101” THEN outaNULL;END CASE;END PROCESS;END;3、LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY ztj ISPORT(clk,reset:IN STD_LOGIC;ina:IN STD_LOGIC_VECTOR(1 DOWNTO 0);outa:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END;ARCHITECTURE bhv OF ztj ISTYPE state IS(s0,s1,s2,s3); -用枚举类型定义状态,简单直观SIGNAL state:istate;BEGINp1:PROCESS(clk)BEGINIF clkEVENT AND clk=1 THENIF reset=1 THEN stateouta outa outa outa NULL;END CASE;END IF;END IF;END PROCESS;END;第九章 VHDL 基本逻辑电路设计一、填空题1、输入信号、所处状态2、组合逻辑、时序逻辑3、触发器、14、D 触发器、RS 触发器、JK 触发器、T 触发器二、选择题1、A2、C

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 教育教学资料库 > 参考答案

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。