1、习题一、选择题1.8086/8088CPU 内部有一个始终指示下条指令偏移地址的部件是 _。A. SP B.CS C.IP D.BP答案：C2. 指令队列的作用是_。A.暂存操作数地址 B.暂存操作数 C.暂存指令地址 D.暂存预取指令答案：D3. 8086/8088 下列部件中与地址形成无关的是 _。A. ALU B. 通用寄存器 C. 指针寄存器 D. 段寄存器答案：A4.对于 8086，下列说法错误的是_。A.段寄存器位于 BIU 中 B.20 位的物理地址是在 EU 部件中形成的C.复位后 CS 的初值为 FFFFH D.指令队列的长度为 6 个字节答案：B5.8086/8088 中
2、ES、DI 分别属于_。A. EU、BIU B. EU、EU C. BIU、BIU D. BIU、EU答案：D6.BIU 与 EU 工作方式的正确说法是_。A. 并行但不同步工作 B.同步工作C. 各自独立工作 D. 指令队列满时异步工作，空时同步工作答案：A7.在执行转移、调用和返回指令时，指令队列中原有的内容_。A.自动清除 B.用软件清除 C.不改变 D.自动清除或用软件清除答案：A8.下列说法中，正确的一条是_A. 8086/8088 标志寄存器共有 16 位，每一位都有含义。B. 8088/8086 的数据总线都是 16 位。C. 8086/8088 的逻辑段不允许段的重叠和交叉D.
3、 8086/8088 的逻辑段空间最大为 64KB，实际应用中可能小于 64KB。答案：D9.8086/8088 工作于最大模式，是因为 _。A.可以扩展存储容量 B.可以扩大 I/O 空间C.可以构成多处理器系统 D.可以提高 CPU 主频答案：C10.8088/8086 最大模式比最小模式在结构上至少应增加 _。A.中断优先级控制器 B.总线控制器 C.数据驱动器 D.地址锁存器答案：B11.组成最大模式下的最小系统，除 CPU、时钟电路，ROM，RAM 及 I/O 接口外，至少需增加的芯片类型为_。a. 总线控制器 b. 总线裁决器 c. 地址锁存器 d. 总线驱动器A.b,d B.a,
4、b,c C. a,d D.a,c,d答案 C12.工作在最小模式时，对 CPU 而言，下列信号皆为输入信号的是_。A. HOLD、 、READY B. 、 、READYTESIOM/TESC. 、HOLD、 D. 、HOLD、READYIOM/ RD答案：A13.在最小工作模式下，8088/8086CPU 在每个时钟脉冲的 _处，对 HOLD 引脚上的信号进行进行检测。A) 上升沿 B) 下降沿 C) 结束位置 D) 中间位置答案：A14.LOCK 引脚的功能是_ 。A.总线锁定 B.地址锁定 C.数据输入锁定 D.数据输出锁定答案：A15.与存储器（或外设）同步以及与协处理器同步的引脚信号依
5、次为_。A.READY、 B.READY、HOLDTESC. 、RESET D. 、LOCKTESLOCK答案：A16.工作在最大模式时，下列信号皆为输出信号的是_。A.QS0、 QS1、 B.QS0、 、0/GTRQLC.QS1、 、S0 D. 、QS1 、1/GTRQBHE答案：A17. 8086/8088 最大模式时， 引脚有效时的正确含义是_。LOCKA.能中断 CPU 的工作 B.能进行 DMA 操作C.其它总线部件不能占有总线 D.暂停 CPU 的工作答案：C18.工作在最大模式时，经总线控制器 8288 将对应 CPU 最小模式时的三个引脚状态进行组合，产生控制和命令信号，这三个
6、引脚应为_。A. B. MXN/IO/RDT/DENIOM/X/C. D. IENRTN答案：C19.8088/8086 中，关于总线周期叙述不正确的是 _。A.总线周期通常由连续的 T1T4 组成 B.在读写操作数时才执行总线周期C.总线周期允许插入等待状态 D.总线周期允许存在空闲状态答案：B20.在 8086 读总线周期中，进入 T3 后发现 READY0，需要插入等待状态，则在插入等待状态时其引脚的高地址 A19 A16_。A.表示读数据对应的高 4 位的地址 B.表示 CPU 当前工作状态C.处于高阻状态 D.处于不定状态答案：B21.设 8086/8088 工作于最小模式，在存储器
7、读、写周期中，总线 AD15AD0 上数据开始有效的时刻（不插入 Tw）分别是 _。A. T2、T2 B.T2、T3 C.T3、T4 D.T3、T2答案：D二、填空题1.8086/8088CPU 在结构上由两个独立的处理单元_ 和_构成，这两个单元可以_工作，从而加快了程序的运行速度。答案：EU BIU 并行2.8086 是 Intel 系列的 16 位处理器，从功能上，它分为两个部分：即总线接口单元和执行单元。总线接口单元由_、_、_、_、_等寄存器和 20 位地址加法器和 6 字节指令队列构成。执行单元有 4 个通用寄存器，即_；4 个专用寄存器，即_、_、_、_等寄存器和算术逻辑单元组成
8、。答案：AX、BX、CX、DX SP、BP、DI、SI3.任何 CPU 都有一个寄存器存放程序运行状态的标志信息，在 8086 中，该寄存器是_。其中，根据运算结果是否为零，决定程序分支走向的标志位是_。答案：FR ZF4.8086/8088CPU 中标志寄存器的 3 个控制位是_、_ 、_。答案：DF IF TF5.逻辑地址 9B50H:2C00H 对应的物理地址是_。答案：9E100H6.在任何一个总线周期的 T1 状态，ALE 输出_。答案：高电平7.8086 有两种工作模式，即最小模式和最大模式，它由_决定。最小模式的特点是_，最大模式的特点是_。答案： CPU 提供全部的控制信号 需
9、要总线控制器 8288MXN/8.8086CPU 可访问的存储器的空间为 1MB，实际上分奇数存储体和偶数存储体两部分，对于奇数存储体的选择信号是_，对于偶数存储体的选择信号是_，对于每个存储体内的存储单元的选择信号是_。答案： A0 A19A1BHE9.在 8086 的最小系统，当 ， ， 时，CPU 完成的操作是0/IO1WR0D_。答案：I/O 读10.在最小模式下，执行“OUT DX, AL”指令时， 、 、 、 的状态IOM/WRDT/分别是_。答案：0, 0, 1, 111.8086CPU 从偶地址读写两个字节时，需要_个总线周期，从奇地址读取两个字节时，需要_个总线周期。答案：1
10、 212.8086 在存取存储器中以偶地址为起始地址的字时， ， ，A0 的状态分别是IOM/BHE_。答案： 1 0 013.8086 向内存地址 1200BH 写一个字节数据时，需要一个总线周期，在该总线周期的 T1状态， 为_，A0 为 _。BHE答案：0，114.假设某个总线周期需插入两个 Tw 等待状态，则该总线周期内对 READY 信号检测的次数是_。答案：315.8086CPU 上电复位后， CS=_，IP=_ ，DS=_，标志寄存器 FR=_。答案：0FFFFH，0，0，016.8088/8086 的复位信号至少要维持 _个时钟周期。答案：417.8086CPU 工作在最小模式
11、下，控制数据流方向的信号是_、_、_、_、_。答案： 、 、 、 、DENIOM/RT/WD18.当存储器的读出时间大于 CPU 所要求的时间时，为了保证 CPU 与存储器的周期配合，就要利用_信号，使 CPU 插入一个_状态。答案：准备好（READY） 等待（Tw）状态19.当 8086/8088 工作于最大模式时， QS1=1,QS0=0，其表示指令队列的状态为 _。答案：队列为空。20.在 T2、T3 、Tw 、T4 状态时，S6 为_，表示 8086/8088 当前连在总线上。答案：低电平21.8086/8088 提供的能接受外中断请求信号的引脚是 _和_。两种请求信号的主要不同处在于
12、是否可_。答案：INTR NMI 屏蔽22.一台微机的 CPU，其晶振的主振频率为 8MHz，二分频后作为 CPU 的时钟频率。如果该 CPU 的一个总线周期含有四个时钟周期，那么此总线周期是_us。答案：0.12523.某微处理器的主频为 20MHz，由 2 个时钟周期组成一个机器周期，设平均 3 个机器周期可完成一条指令，其时钟周期和平均运算速度分别为_。答案：50ns，3.33MHz三、问答题1. 8086/8088CPU 在结构上由哪两个独立的处理单元构成？这样的结构最主要的优点是什么？答案：在微机中，一条机器指令由操作数和操作码构成，再由若干指令构成程序。微处理器执行一条指令的完整步
13、骤需要两个阶段：取指和执行。取指是从内存中取出指令，执行是分析指令要求实现的功能，读取所需的操作数，执行指令规定的操作。传统的 8 位处理器采用顺序执行的方式，各条指令的执行按以上两个阶段交替执行。也就是说，首先取一条指令，然后执行该指令，之后再取下一条指令，再执行，如此重复，直到整个程序执行完毕。在 8086 中，为了加快程序的执行速度，采用了重叠执行的方式，各条指令的执行过程是重叠进行的。每条指令的执行过程也包括取指和执行两个阶段，但是相邻两条指令的执行过程有一部分是同时进行的。在执行一条指令时，可以同时取出下一条指令。在当前指令执行完毕后，就可以立即执行下一条指令。显然，这种重叠执行的方
14、式大大加快了程序的执行速度。为了实现指令的重叠执行方式，8086/8088 微处理器内部分为两个独立的功能部件：执行单元 EU 和总线接口单元 BIU，执行单元 EU 专门负责指令的执行，总线接口单元 BIU 是从内存指定区域取出指令送到指令队列缓冲器的。EU 和 BIU 两个功能部件并行工作，EU 执行的 BIU 在前一时刻取出的指令，与此同时， BIU 又取出下一时刻要执行的指令，由此能使大部分取指令和执行指令的操作重叠进行，大大缩短了等待指令所需的时间，提高了微处理器的利用率和整个系统的执行速度。2.完成下列补码运算，并根据结果设置标志 SF、ZF、CF 和 OF，指出运算结果是否溢出。
15、(1) 00101101B+10011100B (2)01011101B-10111010B(3) 876AH-0F32BH (4)10000000B+11111111B答案：(1) C9H SF=1 ZF=0 CF=0 OF=0 未溢出(2) 01011101B-10111010B =01011101B+01000110B A3H SF=1 ZF=0 CF=1 OF=1 有溢出 求Y 的补码，即正数 -Y 的真值(3) 876AH-0F32BH =876AH+0CD5H 943FH SF=1 ZF=0 CF=1 OF=0 未溢出(4) 7FH SF=0 ZF=0 CF=1 OF=1 有溢出3
16、.存储器采用分段方法进行组织有哪些好处?答案:8086 微处理器 CPU 中寄存器都是 16 位，16 位的地址只能访问大小为 64KB 以内的内存。8086 系统的物理地址由 20 根地址线形成，怎样用 16 位数据处理能力实现 20 位地址的寻址呢？要做到对 20 位地址空间进行访问，就需要两部分地址，在 8086 系统中，就是由段地址和偏移地址组成的。而这两个地址都是 16 位，将这两个地址采用相加的方式组成 20 位地址去访问存储器。在 8086 系统的地址形成中，当段地址确定后，该段的寻址范围就已经确定，其容量不大于64KB。同时，通过修改段寄存器的内容，可达到逻辑段在整个 1MB
17、空间中浮动。各个逻辑段之间可以紧密相连，可以中间有间隔，也可以相互重叠。采用段基址和偏移地址方式组成物理地址的优点是：满足对 8086 系统的 1MB 存储空间的访问，同时在大部分指令中只要提供 16 位的偏移地址即可。4.Intel 8086/8088 处理器芯片功能强大，但引脚数有限，为了建立其与外围丰富的信息联系，Intel8086/8088 处理器引脚采用了复用方式，说明其采用了何种复用方式？答案：8086CPU 采用双列直插式的封装形式，具有 40 条引脚。由于受到引脚数量的限制，8086 引脚安排采用了复用技术。它的复用方式有两种：一是采用分时复用技术，在不同的时刻通过相同的引脚传
18、送不同的信息，从而减少了引脚的数量；二是采用了两种工作方式，在不同的工作方式下，部分引脚具有两种不同的引脚功能。5.8086CPU 是怎样解决地址线和数据线的复用问题的？ALE 信号何时处于有效电平？答案：为解决引脚少的问题，8086CPU 内部采用一个多路开关，使低 16 位地址线和 16 位数据线共用引脚。因为当 CPU 访问存储器或外设时，先要给出访问单元的地址，然后才是读写数据，因此在时间上是可以区分的。在总线周期的第一个时钟周期（T1 状态） ，输出低 16 位地址（记为 A15A0） ，而在总线周期的其他时钟周期内传送数据。当 CPU 处于“保持响应”状态时，这些引脚处于高阻隔离状
19、态（即悬浮状态） 。ALE 信号是地址锁存信号。8086 在总线周期开始通过地址总线输出地址的同时，通过该引脚输出一个正脉冲，其下降沿用于将地址信息写入外部的地址锁存器中。在任何一个总线周期的第一个时钟周期时，ALE 输出有效电平以表示在当前地址/数据复用总线上输出的是地址信息，ALE 作为锁存信号，对地址进行锁存。ALE 端不能被浮空。6.8086/8088 系统用的时钟发生器会产生哪些信号？答案：8284A 是一个专用的时钟发生器，产生 4.77MHz 的标准时钟信号 CLK。此时钟信号作为系统时钟，并经 CLK 引脚直接送到 8086，作为微处理器的时钟信号。同时 8284A 还对复位和
20、就绪信号实现内部的时钟同步，然后再输出，实施对 8086 的控制。所以，8086/8088 系统用的时钟发生器产生恒定的时钟信号 CLK，复位信号 RESET，准备就绪信号 READY。7.说明 8086CPU 的 READY 输入信号和 信号的作用是什么？TES答案：READY 输入信号实际上是由访问的存储器或外设发出的响应信号，高电平有效。READY 信号有效时，表示内存或外设准备就绪，马上就可以进行一次数据传输。 CPU 在每个总线周期的 T3 状态开始对 READY 信号开始进行采样。如果检测到 READY 信号为低电平，则在 T3 状态后插入等待状态 Tw，在 Tw 状态 CPU 也对 READY 信号进行采用，若READY 信号仍为低电平，则会继续插入等待状态 Tw，所以 Tw 状态可以插入一个或多个，直到 READY 变为高电平，才进入 T4 状态，完成数据传输过程，从而结束当前总线周期。测试信号，低电平有效， 信号是和指令 WAIT 结合起来使用的，在 CPU 执行TESTESWAIT 指令时，CPU 处于等待状态，当 信号低电平时，等待状态结束， CPU 继续往下执行被暂停的指令。
