精选优质文档-倾情为你奉上实验一:基于原理图的十进制计数器设计一、 实验目的：1. 熟悉和掌握ISE Foudation软件的使用；2. 掌握基于原理图进行FPGA设计开发的全流程；3. 理解和掌握“自底向上”的层次化设计方法；4. 温习数字电路设计的基础知识。二、 实验原理：完成一个具有数显输出的十进制计数器设计，原理图如图2.1所示。十进制计数器七段数码管显示译码器使能控制端时钟端异步清零端FPGA图2.1 十进制计数器原理图本实验为完成设计，采用了自底向上的设计流程。自底向上设计是一种设计程序的过程和方法，是在设计具有层次结构的大型程序时，先设计一些较下层的程序，即去解决问题的各个不同的小部分，然后把这些部分组合成为完整的程序。自底向上设计是从底层（具体部件）开始的，实际中无论是取用已有模块还是自行设计电路，其设计成本和开发周期都优于自顶向下法；但由于设计是从最底层开始的，所以难以保证总体设计的最佳性，例如电路结构不优化、能够共用的器件没有共用。在现代许多设计中，是混合使用自顶向下
