精选优质文档-倾情为你奉上装 订 线可编程逻辑器件设计实验报告实验名称： 测试1位全加器的仿真 实验目的： 使用modelsim编写test bench代码实现测试1位全加器的仿真，并得到输出波形 实验时间： 年 月 日 地点：实验室 学生姓名： 学号： 实验名称： 测试1位全加器的仿真 1、 实验步骤1. 创建工程文件，并命名为full_adder_test。2. 将已存在的full_adder的verilog HDL File添加到工程文件中，并创建models
Copyright © 2018-2021 Wenke99.com All rights reserved
工信部备案号：浙ICP备20026746号-2
公安局备案号：浙公网安备33038302330469号
本站为C2C交文档易平台，即用户上传的文档直接卖给下载用户，本站只是网络服务中间平台，所有原创文档下载所得归上传人所有，若您发现上传作品侵犯了您的权利，请立刻联系网站客服并提供证据，平台将在3个工作日内予以改正。
