EDA实验一3-8译码器的设计(共15页).doc

精选优质文档-倾情为你奉上电子设计自动化实验报告实验一 实验名称：译码器的设计专业及班级： 姓名： 学号： 一、实验目的：1. 掌握组合逻辑电路的设计方法。2. 掌握VHDL语言的基本结构及设计的输入方法。3. 掌握VHDL语言的基本描述语句的使用方法。二、实验步骤（附源代码及仿真结果图）：1. 建立工程，Quartus II -File-New project wizard（注意工程目录中不能出现中文字符，不能建立在桌面上）；弹出窗口如图2-3所示。图2-3 New Project Wizard 窗口2. 点击next，在出现的对话框中输入如下项目信息：a. 项目路径，如：D:EDA experimentdecoder38;b. 项目名称，如：decoder38。如图2-4所示：图2-4 项目路径和项目名称对话框3. 点击2次next后，出现如图2-5所示的对话框：a. Device family中选择Cyclone IV E;b