四位数字频率计实验报告(共10页).doc

精选优质文档-倾情为你奉上数字逻辑电路大型实验报告姓 名 指导教师 专业班级 学 院 信息工程学院 提交日期 专心-专注-专业一、实验目的学习用FPGA实现数字系统的方法二、实验内容1FPGA, Quartus II 和VHDL使用练习2四位数字频率计的设计三、四位数字频率计的设计1工作原理当系统正常工作时，8Hz信号测频控制信号发生器进行信号的变换，产生计数信号，被测信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。在数码显示管上可以看到计数结果。工作原理图如下：2设计方案 1) 整形电路：整形电路是将待测信号