基于verilog的数字秒表的设计实现(共14页).doc

上传人：晟*** 文档编号：9186373 上传时间：2021-12-06 格式：DOC 页数：15 大小：230KB

下载相关举报

第1页 / 共15页

第2页 / 共15页

第3页 / 共15页

第4页 / 共15页

第5页 / 共15页

点击查看更多>>

资源描述

精选优质文档-倾情为你奉上基于verilog的数字秒表的设计实现专心-专注-专业数字秒表的设计实现团队成员：董婷詹磊胡鹏一、测试要求 1. 有源晶振频率：24MHZ 2. 测试计时范围：0000”00 5959”99，显示的最长时间为59分59 秒 3. 数字秒表的计时精度是10ms 4. 显示工作方式：a、用八位数码管显示读数 b、用两个按钮开关（一个按钮使秒表复位，另一个按钮控制秒表的启动/暂停）二、设计要求 1. 设计出符合设计要求的解决方案 2. 利用软件对各单元电路及整体电路进行仿真

展开阅读全文

相关资源