电工电子综合试验(2-)(共12页).docx

精选优质文档-倾情为你奉上目录一各设计单元的设计过程及逻辑图1 信号源电路2 计时器电路3清零电路4校分电路（具有防抖功能）5报时电路二逻辑总图三体会及建议四所用元件部分功能表及引脚布局五参考文献一各设计单元的设计过程及逻辑图1 信号源电路逻辑图如下：利用NE555定时器设计成555触发器，可得矩形波。输出矩形波周期：tp1cln31.1RCtp2 fdln20.7R2C Ttp1tp20.7（R12R2）C将图中电阻和电容的数值代入上式，可得T=0.228ms。在经过CD4040的分频之后，即可得到频率（近似）为1Hz，2Hz，500Hz,1000Hz的时钟信号。2 计时器电路逻辑图如下：（此处V1替代信号源单元用于调试，为了使电路稍微简单一些使用了多个VDD和地线）设计过程：两个CD4518分别对应分和秒的个位和十位，秒在1001时应进位，直接用个位的高位接在十位的下降沿时