硬件描述语言verilog简答题(共6页).docx

上传人:晟*** 文档编号:9237099 上传时间:2021-12-07 格式:DOCX 页数:6 大小:23.59KB
下载 相关 举报
硬件描述语言verilog简答题(共6页).docx_第1页
第1页 / 共6页
硬件描述语言verilog简答题(共6页).docx_第2页
第2页 / 共6页
硬件描述语言verilog简答题(共6页).docx_第3页
第3页 / 共6页
硬件描述语言verilog简答题(共6页).docx_第4页
第4页 / 共6页
硬件描述语言verilog简答题(共6页).docx_第5页
第5页 / 共6页
点击查看更多>>
资源描述

精选优质文档-倾情为你奉上1. assign always initial区别always过程反复执行其中的块语句,而initial过程语句只执行一次。assign声明用于描述组合逻辑。在always语句中,“=”表示阻塞赋值,=表示非阻塞赋值Assign语句应该在always语句外部使用,而且是并行计算值。在组合逻辑中使用阻塞式赋值,而在时序逻辑中需要使用非阻塞式赋值。initial语句在模拟开始时执行体内的语句,2.触发器,锁存器,寄存器区别触发器:包括锁存器和寄存器。锁存器:电平触发的存储单元,在有效电平时间里可以多次改变数据.优点是占触发器资源少,缺点是容易产生毛刺。在FPGA中用的很少,因为FPGA中触发器的资源非常丰富。寄存器:边沿触发的存储单元,在上升或下降沿数据变化,一个周期里只能变化一次。3.测试程序的作用:测试程序是用于测试其他待测试模块的硬件描述语言模块。此程序包含了向待测试模块提供输入的语句,已测试是否产生了理想的正确输出。输入和期待的输出模式成为测试向量。4时序图定义:答:时序图是显示了缓冲器的一个输

展开阅读全文
相关资源
相关搜索
资源标签

当前位置:首页 > 实用文档资料库 > 公文范文

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。