7 时序逻辑电路的分析和设计 7.1 概述 7.2 基于触发器时序电路的分析 7.3 基于触发器时序电路的设计 7.4 集成计数器 7.5 集成移位寄存器 7.6 基于MSI 时序逻辑电路的分析 7.7 基于MSI 时序逻辑电路的设计 时序逻辑电路：在任何时刻，逻辑电路的输出状 态不仅取决于该时刻电路的输入状态，而且与电路原 来的状态有关。 7.1 概述 时序逻辑电路的一般结构框图如图7.1.1 。图7.1.1 时序逻辑电路的一般结构框图 组合逻辑 电 路 存 贮 电 路 x 1 x i w 1 w k z 1 z j q 1 q l 信号间的逻辑关系可以用三个向量方程来表示。 输出方程： Z( t n ) = FX(t n ),Q(t n ) 状态方程： Q(t n+1 ) = GW(t n ),Q(t n ) 驱动方程： W( t n ) = HX(t n ),Q(t n ) 式中t n 和t n+1 表示相邻的两个离散时间。 7.2 基于触发器时序电路的分析 时序逻辑电路中的基本单元是触发器。基于 触发器时序逻辑电路的分析是时序逻辑电路分析 的基础。 7.2.1 分析方法 7.2
