1、极低功耗无线收发集成芯片 CC1000摘要：介绍一种无线收发集成芯片 CC1000 的电路结构及典型的应用设计；着重说明 CC1000 与微控制器通信所要求的时序。 关键词：无线收发 可编程 跳频 CC1000引 言CC1000 是根据 Chipcon 公司的 SmartRF 技术，在 0.35m CMOS 工艺下制造的一种理想的超高频单片收发通信芯片。它的工作频带在 315、868 及 915MHz，但 CC1000 很容易通过编程使其工作在 3001000MHz 范围内。它具有低电压（2.33.6V），极低的功耗，可编程输出功率（-20 10dBm），高灵敏度（一般-109dBm），小尺寸
2、（TSSOP-28 封装），集成了位同步器等特点。其 FSK 数传可达 72.8Kbps，具有 250Hz 步长可编程频率能力，适用于跳频协议；主要工作参数能通过串行总线接口编程改变，使用非常灵活。图 1 CC1000 的简化模块图1 电路结构图 1 所示为 CC1000 的简化模块图。在接收模式下，CC1000 可看成是一个传统的超外差接收器。射频（RF）输入信号经低噪声放大器（LNA）放大后翻转进入混频器，通过混频器混频产生中频（IF）信号。在中频处理阶段，该信号在送入解调器之前被放大和滤波。可选的 RSSI 信号和 IF 信号也可通过混频产生于引脚 RSSI/IF。解调后，CC1000
3、从引脚 DIO输出解调数字信号，解调信号的同步性由芯片上的 PCLK 提供的时钟信号完成。在发送模式下，压控振荡器（VCO）输出的信号直接送入功率放大器（PA）。射频输出是通过加在 DIO 脚上的数据进行控制的，称为移频键控（FSK ）。这种内部 T/R 切换电路使天线的连接和匹配设计更容易。频率合成器产生的本振信号，在接收状态下送入功放。频率合成器是由晶振（XOSC）、鉴相器（PD）、充电脉冲、VCO 以及分频器（/R 和/N）构成，外接的晶体必须与 XOSC 引脚相连，只有外围电感需要与 VCO 相连。图 2 CC1000 典型应用电路图2 应用电路CC1000 工作时外围元件很少，典型的
4、应用电路如图 2 所示。当配置 CC1000 不同的发射频率时,外围元器件参数也不同, 具体参数请见参考文献1。3 三线串行数据口CC1000 可通过简单的三线串行接口(PDATA、 PCLK 和 PALE) 进行编程，有 36 个 8位配置寄存器，每个由 7 位地址寻址。一个完整的 CC1000 配置，要求发送 29 个数据帧，每个 16 位（7 个地址位，1 个读/写位和 8 个数据位）。PCLK 频率决定了完全配置所需的时间。在 10MHz 的 PCLK 频率工作下，完成整个配置所需时间少于 60s。在低电位模式设置时，仅需发射一个帧，所需时间少于 2s。所有寄存器都可读。在每次写循环中
5、， 16 位字节送入 PDATA 通道，每个数据帧中 7 个最重要的位（A6 ：0 ）是地址位，A6 是 MSB（最高位），首先被发送。下一个发送的位是读/写位（高电平写，低电平读），在传输地址和读/写位期间，PALE （编程地址锁存使能）必须保持低电平，接着传输 8 个数据位（D7： 0），如图3 所示。表 1 是对各参数的说明。 PDATA 在 PCLK 下降沿有效。当 8 位数据位中的最后一个字节位 D0 装入后，整个数据字才被装入内部配置寄存器中。经过低电位状态下编程的配置信息才会有效，但是不能关闭电源。表 1 串行接口时序说明参 数 名 称 符号 /单位 最小值 说 明PCLK 频率
6、 fCLOCK/MHz - -PCLK 低电平持续时间 tCL,min/ns 50 PCLK 保持低电平的最短时间PCLK 高电平持续时间 tCH,min/ns 50 PCLK 保持高电平的最短时间PALE 启动时间 tSA/ns 10 PCLK 转到下降沿前，PALE 保持低电平的最短时间PALE 持续时间 tHA/ns 10 PCLK 转到上升沿后，PALE 保持低电平的最短时间PDATA 启动时间 tSD/ns 10 PCLK 转到下降沿前，PALE 上数据准备好的最短时间PDATA 持续时间 tHD/ns 10 PCLK 转到下降沿后，PALE 上数据准备好的最短时间上升时间 tris
7、e/ns - PCLK 和 PALE 上升时间的最大值下降时间 tfall/ns - PCLK 和 PALE 下降时间的最大值微控制器通过相同的接口也能读出配置寄存器。首先，发送 7 位地址位，然后读/写位设为低电平，用来初始化读回的数据。接着，CC1000 从寻址寄存器中返回数据。此时， PDATA 用作输出口，在读回数据期间（D7：0），微控制器必须把它设成三态，或者在引脚开路时设为高电平。读操作的时序如图 4 所示。图 3 CC1000 写操作的编程时序图案 图 4 CC1000 读操作的编程时序图案 4 与微控制器连接微控制器使用 3 个输出引脚用于接口（ PDATA、PCLK、PAL
8、E），与 PDATA 相连的引脚必须是双向引脚，用于发送和接收数据。提供数据计时的 DCLK 应与微控制器输入端相连，其余引脚用来监视 LOCK 信号（在引脚 CHP_OUT）。当 PLL 锁定时，该信号为逻辑高电平。图 5 为 P87LPC762 单片机与 CC1000 接口示意图。P87LPC762 单片机写 CC1000 内部寄存器的程序如下：write_com(uchar addr,uchar com_data)/写内部寄存器子程序 char i;addr=1;pale=0; /允许地址锁存for(i=0;i7;i+) /送地址addr=1;p_data=CY;pclk=0; /上升沿
9、pclk=1;p_data=1; /写操作pclk=0;pclk=1;pale=1; /禁止地址锁存for(i=0;i8;i+)com_data=1;p_data=CY;pclk=0;pclk=1;结 语当调制数据时，CC1000 能被设置成三种不同的数据形式，分别为同步 NRZ 模式、同步曼彻斯特码模式、异步传输（UART）模式。为了满足电池供电情况下严格的电源损耗要求，CC1000 提供了十分方便的电源管理方法。通过 MAIN 寄存器控制低电平模式，有单独的位控制接收部分、发射部分、频率合成以及晶振。这种独立控制可用来优化在某个应用中最低可能达到的电流损耗。CC1000 优良的性能使它主要应用于 ISM（工业、科学及医疗）方面以及 SRD（短距离通信）。
