版图设计规则版图概述 n 定义：版图(Layout)是集成电路设计者将设计 并模拟优化后的电路转化成的一系列几何图形 ， 包含了集成电路尺寸、各层拓扑定义等器件 相关的物理信息数据。 n 集成电路制造厂家根据这些数据来制造掩膜。 n 掩膜上的图形决定着芯片上器件或连接物理层 的尺寸。因此版图上的几何图形尺寸与芯片上 物理层的尺寸直接相关。 版图概述 n 设计者只能根据厂家提供的设计规则进行 版图设计。严格遵守设计规则可以极大地 避免由于短路、断路造成的电路失效和容 差以及寄生效应引起的性能劣化。 n 版图在设计的过程中要进行定期的检查， 避免错误的积累而导致难以修改。举例：工艺结构 以TSMC（台积电）的0.35m CMOS工艺为例 TSMC的0.35m沟道尺寸和对应的电源电压 、电路布局图中金属布线层及其性能参数TSMC 0.35umCMOS工艺定义的全部工艺层 举例：工艺结构n Feature size L=0.18um n VDD 1.8V/2.5V n Deep NWELL to reduce substrate noise n MIM capacitor(1fF/um2) n
