EDA 技术与应用 中国地质大学 通信工程系 数字系统中状态机的设计EDA 技术与应用 中国地质大学 通信工程系 回忆计数器设计 设计一电路，包含基4计数器，和译码输出模 块。计数器的输出(Present_value)从0到3循环； 当计数值为2时，译码输出(DataOut)为“1”，否 则输出“0”。 Regs 1 Clk Present_value Q(n) Next_value Q(n+1) 译 码 DataOut Z(n)EDA 技术与应用 中国地质大学 通信工程系 Regs 1 Clk Present_value Q(n) Next_value Q(n+1) 译 码 DataOut Z(n) 00/0 01/0 10/1 11/0EDA 技术与应用 中国地质大学 通信工程系 Regs /-1 Clk Present_value Q(n) Next_value Q(n+1) 译 码 DataOut Z(n) 00/0 01/0 10/1 11/0 扩展一个输入端din ，当din = 1时计数 器递增计数；当din = 0时计数器递减计 数。 din Din = 1 Din =
