第16讲-毛刺问题和时钟问题ppt课件.ppt

上传人:晟*** 文档编号:9537164 上传时间:2021-12-14 格式:PPT 页数:46 大小:710.50KB
下载 相关 举报
第16讲-毛刺问题和时钟问题ppt课件.ppt_第1页
第1页 / 共46页
第16讲-毛刺问题和时钟问题ppt课件.ppt_第2页
第2页 / 共46页
第16讲-毛刺问题和时钟问题ppt课件.ppt_第3页
第3页 / 共46页
第16讲-毛刺问题和时钟问题ppt课件.ppt_第4页
第4页 / 共46页
第16讲-毛刺问题和时钟问题ppt课件.ppt_第5页
第5页 / 共46页
点击查看更多>>
资源描述

第16 讲 毛刺问题和时钟问题和可靠性有关的几个概念 建立时间和保持时间 l 建立时间(setup time )是指在触发器的时钟信号上 升沿到来以前,数据稳定不变的时间,如果建立时间 不够,数据将不能在这个时钟上升沿被打入触发器; l 保持时间(hold time )是指在触发器的时钟信号上升 沿到来以后,数据稳定不变的时间, 如果保持时间不 够,数据同样不能被打入触发器。 l 数据稳定传输必须满足建立和保持时间的要求,当然 在一些情况下,建立时间和保持时间的值可以为零。FPGA 中的冒险 l 信号在FPGA 器件内部通过连线和逻辑单元时,都有 一定的延时。延时的大小与连线的长短和逻辑单元的 数目有关,同时还受器件的制造工艺、工作电压、温 度等条件的影响。信号的高低电平转换也需要一定的 过渡时间。由于存在这两方面因素,多路信号的电平 值发生变化时,在信号变化的瞬间,组合逻辑的输出 有先后顺序,并不是同时变化, 往往会出现一些不正确 的尖峰信号,这些尖峰信号称为 毛刺 。如果一个组 合逻辑电路中有 毛刺 出现,就说明该电路存在 冒险 。l 我们在使用分立元件设计数字系统时,由于 PCB

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 实用文档资料库 > 演示文稿

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。