精选优质文档-倾情为你奉上 实验三 加法器1、 实验目的1、掌握用SSI器件实现全加器的方法。 2、掌握用MSI组合逻辑器件实现全加器的方法。 3、掌握集成加法器的应用。 二、 实验设备及器件1、数字逻辑电路实验板1块2、74HC(LS)00（四二输入与非门） 1片3、74HC(LS)86（四二输入异或门） 1片4、74HC(LS)153（双四选一数据选择器） 1片5、74HC(LS)283（4位二进制全加器） 1片三、 实验原理组合逻辑电路是数字电路中最常见的逻辑电路之一。组合逻辑电路的特点，就是在任意时刻电路的输出仅取决于该时刻的输入信号，而与信号作用前电路所处的状态无关。本实验是根据给定的逻辑功能，设计出实现这些功能的组合逻辑电路。不考虑低位进位，只本位相加，称半加。实现半加的电路，为半加器。考虑低位进位的加法称为全加。实现全加的电路，为全加器。实现三个输入变量（一位二进制数）全加运算功能的电路称为1位全加器。实现多位二进制数相加有串行多位加法和并行多位加法两种形式，其中比较简单的一种电路是采
