组合逻辑电路的课程设计.DOC

上传人:天*** 文档编号:969549 上传时间:2018-11-10 格式:DOC 页数:3 大小:22KB
下载 相关 举报
组合逻辑电路的课程设计.DOC_第1页
第1页 / 共3页
组合逻辑电路的课程设计.DOC_第2页
第2页 / 共3页
组合逻辑电路的课程设计.DOC_第3页
第3页 / 共3页
亲,该文档总共3页,全部预览完了,如果喜欢就下载吧!
资源描述

1、组合逻辑电路的课程设计1、 设计一个保险箱用的 4 位数字代码锁,该锁有规定的地址代码A、B、C、D4 个输入端和一个开箱钥匙孔信号 E 的输入端,锁的代码由实验者自编。当用钥匙开箱时,如果输入的 4 个代码正确,保险箱被打开;否则,电路将发出警报(可用发光二极管亮表示) 。具体要求:1)写出该组合逻辑电路的分析和设计方法;2)参考有关资料画出原理图,找出要使用的芯片;3)画出真值表以验证是否真确;4)使用 Verilog HDL 语言进行仿真。2、试用十按键联动开关,与非门和七位显示数码管设计一个显示 0-9 的手动记分控制电路。具体要求: 1)阐述设计思路;2)列出真值表;3)画出设计的逻

2、辑图;4)试用 Verilog HDL 对所画电路进行仿真;5)试设计两种方案完成此项设计。3、使用 74LS83 构成 4 位二进制全加全减器。具体要求:1)列出真值表;2)画出逻辑图;3)用 Verilog HDL 进行仿真;4、设计一个多通道数据分时传送系统。提示:多通道数据分时传送系统原理是,通过数据选择器将并行数据分时一一送出,再通过数据分配器(用译码器实现)将接收到的串行数据分配到其各个相应的输出端口,从而恢复原来的并行数据数据分配器选用 74154,为 416 线译码器,数据选择器选用 74151A,为 8 选 1 数据选择器。具体要求:1)列出真值表;2)画出逻辑图;3)试用

3、Verilog HDL 进行仿真;时序逻辑电路的课程设计1、 出租车计价器设计内容: 1)进行需求分析,确定总体框架;2)画出逻辑图;3)对设计的电路进行仿真;设计要求:1)根据出租车上的速度传感器传来的脉冲个数和设置的里程单价来计算对应的总价格,并将总价格通过 LED实时显示;2)起步价可以设置;3)里程单价可以设置;4)可以对总价格进行复位,从而为下次计费做好准备;设计提示:本设计应主要实现两个功能,显示行驶里程与总价。行驶里程的计算可由计数器实现,每一个脉冲假设为 1Km。实验系统有标准时钟信号,因此通过分频可以获得脉冲信号。总价格可由可控制条件的累加器实现,然后予以输出。累加器可由一个

4、加法器和一个可复位的寄存器组成,最后设计译码器,将 2 位的十六进制转化为 BCD 码。2、 自动洗衣机控制器设计内容:1)进行需求分析,确定总体框架;2)画出逻辑电路图;3)对设计电路进行仿真;设计要求:假设自动洗衣机的定时操作顺序是,洗衣 10min,排水2min,脱水 3min,然后停止。设计出这个自动洗衣机的控制器。设计提示:本设计有 4 个状态,分别为初始状、洗衣系统、排水系统、和脱水状态。当有复位信号时,系统进入循环控制状态,依次执行操作,可从信号灯观察到所处状态。3、 数字密码锁设计内容:1)进行需求分析,确定总体框架;2)画出逻辑电路图;3)对设计的电路进行仿真;设计要求:1)

5、设 14 位数字码分别为高 7 位数码和低 7 位数码,用数字逻辑开光预置,输出信号为 OUT。OUT 为 1 时,表示锁开启;2)14 位数字码分时操作,先预置高 7 位数码,然后置入低 7 位数码;3)要求电路工作可靠,保密性强,开锁出错立即报警。设计提示:1)本设计包括密码设置、密码验证和密码修改 3 个部分;2)密码预置时,采用实验系统中的 7 个逻辑开关分时进行高 7 位和低 7 位密码输入,可通过一个电平开关来控制分时操作;3)密码验证可通过时钟信号控制输入密码与预置密码的比较。相同则绿灯亮,不同红灯亮并且报警;4)密码修改类似密码预置,通过脉冲信号确认修改值。4、交通控制灯设计内

6、容:1)进行需求分析,确定总体框架;2)画出逻辑电路图;3)对设计电路进行仿真;设计要求:以 4 个红色指示灯、4 个绿色指示灯和 4 个黄色指示灯模拟路口的东、南、西、北 4 个方向的红、绿、黄交通灯。控制这些指示灯,使它们按下列规律亮和灭。1)初始状态为 4 个方向的红灯全亮,时间 1S;2)东、西方向绿灯亮,南、北方向红灯亮。东、西方向通车,时间 5S;3)东、西方向黄灯闪烁,南、北方向红灯亮,时间 2S;4)东、西方向红灯亮,南、北方向绿灯亮,南、北方向通车,时间 5S;5)东、西方向红灯亮,南、北方向红闪烁,时间 2S;6)返回 2) ,继续运行;设计提示:1)一个典型的时序状态机,

7、一共有 6 个大的状态;2)黄灯闪烁可通过连续亮 0.2S 和灭 0.2S 实现;3)利用实验系统中 1KHZ 作为设计中的初始时钟,通过分频得到 0.2S、1S 和 5S 等时钟信号;5、数字钟设计内容:1)进行需求分析,确定总体框架。2)画出逻辑电路图;3)对设计电路进行仿真;设计要求:1)6 个数码管显示时、分、秒;2)能使电子钟复位;3)能启动和停止电子钟运行;4)在电子钟停止运行状态下,能够修改时、分、秒的值;5)具有报时功能,整点时喇叭鸣叫;6、1011 序列发生器和检测器的设计实现设计内容:1)进行需求分析,确定总体框架;2)画出逻辑电路图;3)对设计电路进行仿真;设计要求:1)设计一个 1011 序列发生器;2)设计一个 1011 序列检测器,改序列检测器的输入可以通过人工拨动开关来选择;

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 重点行业资料库 > 1

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。