数字电路与逻辑设计实验报告.docx

数字电路与逻辑设计实验报告 实验 报告书 课程名称 数字电路与逻辑设计 专 业 计算机科学与技术 班 级 2 姓 名 刘 腾 飞 学 号 09030234 指导教师 王 丹 志 成 绩 2021年 年 11月 月 10 日 实验题目： 译码器、数据选择器及其应用 一、实验目的 1、掌握中规模集成译码器与数据选择器的逻辑功能与使用方法 2、熟悉数码管的使用 3、学习用数据选择器构成组合逻辑电路的方法 二 、实验原理 1 1 、中规模集成译码器 74 LS 138 74LS138是集成3线8线译码器，在数字系统中应用比较广泛。图-1是其引脚排列。其中 A2 、A1 、A0为地址输入端， 0Y 7Y为译码输出端，S1、2S、3S为使能端。 图-1 74LS138真值表图-2如下：