6.2.3 存储器地址译码 存储器芯片与处理器的连接 存储器芯片有数据、地址、读写控制引脚 处理器总线有数据、地址、读写控制信号 功能上多数可以直接相连 但是，地址信号需要译码 处理器地址总线个数多于存储器地址引脚个数 多个存储器芯片组成一定容量的存储系统 需要利用地址总线控制存储器片选信号1. 地址译码 译码（Decode） 将某个特定的编码输入翻译为有效输出的过程 存储器译码电路 可编程逻辑器件PLD 译码器 门电路组合 举例：多输入或门实现译码 64K8结构的SRAM，地址引脚16个A15A0，构成8086系统的16 位字长存储器系统2片，一片接高8位，一片接低8位。 8086处理器： 20个地址总线A19A0 16位数据总线 l 低8位数据总线A0=0 访问 l 高8位数据总线BHE=0 访问8086执行不同操作指令时的A0和BHE信号简单的门电路译码地址： 地址空间范围：00000H1FFFFFH 只要执行存储器访问指令，且指令给出的地址在该范围 类，则（A19）（A18）（A17）=000 选中图中的两片存储器 而地址A16A0选中芯片中的具体一个存储单元。地址： 地址空间
