组合逻辑电路加法器和数值比较器解析ppt课件.ppt

上传人:晟*** 文档编号:9958387 上传时间:2021-12-27 格式:PPT 页数:41 大小:786.50KB
下载 相关 举报
组合逻辑电路加法器和数值比较器解析ppt课件.ppt_第1页
第1页 / 共41页
组合逻辑电路加法器和数值比较器解析ppt课件.ppt_第2页
第2页 / 共41页
组合逻辑电路加法器和数值比较器解析ppt课件.ppt_第3页
第3页 / 共41页
组合逻辑电路加法器和数值比较器解析ppt课件.ppt_第4页
第4页 / 共41页
组合逻辑电路加法器和数值比较器解析ppt课件.ppt_第5页
第5页 / 共41页
点击查看更多>>
资源描述

4.3.4 加法器 加法器是计算机系统中最常用的算术运 算单元,它是计算机CPU中算术运算器 的基本单元。 其他算术运算如减、乘、除等都可以由 加法运算演变而来。 加法器一次能计算的数据的长度就是加 法器的长度,常用的8、16、32位等,当 然最简单的是1位的加法器。 第9讲 加法器和数值比较器 1半加器 A B S C O 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 S=A B C O =AB A、B为两个1位数,不考虑来自低位的进位,A 、B相加的结果为S,产生的进位为C O ,称半加 。 一、1位加法器 2全加器 C I A B S C O 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 S=A B C I C O =AB+AC I +BC I = C I ( A+B )+AB 若不化为最简: C O = C I ( A B )+AB 如果将两个对应位的加数和来自低位的进位相加 ,则为全加。 3由半加器构 成全加器 半加器 半加器 1 A B C I

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 实用文档资料库 > 演示文稿

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。