1、1学号 200925110131中州大学毕业设计（论文）题 目： 基于可编程逻辑器件的硬件乘法器 学 院： 工程技术学院 专 业： 应用电子 年 级 09 级 班 级 1 班 学生姓名： 连雁雁 指导教师： 时 伟 职称： 助 教 时 间： 2中州大学工程技术学院毕 业 设 计 （论文） 任 务 书毕业设计（论文）题目基于可编程逻辑器件的硬件乘法器 专 业 应用电子技术 年 级 09 级 班 级 1 班 指导老师 时伟学 号 200925110131 学 生 连雁雁毕业设计（论文）工作内容与基本要求（目标、任务、途径、方法、成果形式，应掌握的原始资料（数据） 、参考资料（文献）以及设计技术要求
2、、注意事项等）（纸张不够可加页）通过本题目的毕业设计，培养学生独立分析思考以解决实际问题的能力。掌握现代电子电路设计自动化的基本流程，掌握可编程逻辑器件的硬件结构、原理和特性，掌握用硬件描述语言、EDA 工具和开发平台对毕业设计题目涉及的核心电路及相关扩展电路进行设计开发、模拟仿真及硬件测试的方法。 在本毕业设计中，学生应参阅相关文献资料，对所设计题目做深入分析以提出设计方案；论文需提供经验证的源程序和相关仿真测试数据（文本或图片形式） 。指导老师： 日期： 年 月专业（教研室）审批意见：审批人签名：日期： 年 月3中州大学工程技术学院毕 业 设 计 （论文） 开题报告课题名称：基于可编程逻辑
3、器件的硬件乘法器 工程技术 学院 应用电子技术 专业 09 级 1 班学 号 200925110131 学 生 连雁雁 指 导 老 师 时伟开题报告内容：（调研资料的准备，设计/论文的目的、要求、思路与预期成果；任务完成的阶段内容及时间安排；小组内其他成员的分工；完成设计（论文）所具备的条件因素等。 ）学生应参阅相关文献资料，对所设计题做深入分析以提出设计方案。通过本题目的毕业设计，培养学生独立分析思考以解决实际问题的能力。掌握现代电子电路设计自动化的基本流程，掌握可编程逻辑器件的硬件结构、原理和特性，掌握用硬件描述语言、EDA 工具和开发平台对毕业设计题目涉及的核心电路及相关扩展电路进行设计
4、开发、模拟仿真及硬件测试的方法。 论文需提供经验证的源程序和相关仿真测试数据（文本或图片形式） 。 指导教师签名： 日期： 4目 录摘 要 .6ABSTRACT.7第一章 引 言 .81.1 课题背景 .81.2 设计方法 .8第二章 可编程器件 PLD 的基本原理与结构 .122.1 可编程逻辑器件发展简介 .122.2 MAX7000 系列 CPLD 器件简介 .132.2.1 逻辑阵列块 LAB（LOGIC ARRAY BLOCK） .152.2.2 宏单元 MACROCELLS.152.2.3 扩展乘积项 EPT（EXPANDER PRODUCT TERMS） .172.2.4 可编程
5、互联阵列 PIA（PROGRAMMABLE INTERCONNECT ARRAY） .192.2.5 IO 控制块 IOC.202.3 CYCLONE系列 FPGA 器件简介 .21第三章 基于 PLD 的硬件乘法器电路的设计 .273.1 8 位乘法器设计总体框图 .273.1.1 设计思路 .273.1.2 方案设计 .283.2 选择器件与功能模块 .283.2.1 选择器件 .283.3 快速乘法器 VHDL 源程序 .303.3.1 选通与门模块的源程序 ANDARITH.VHD.303.3.2 6 位锁存器的源程序 REG16B.VHD.313.3.3 8 位右移寄存器的源程序 S
6、REG8B.VHD .333.3.4 乘法运算控制器的源程序 ARICTL.VHD .343.3.5 8 位乘法器的源程序 MULTI8X8.VHD.3653.4 管脚分配图 .413.5 实验下载验证情况 .41心得体会 .43致 谢 .44参考文献 .456摘 要EDA 是电子设计自动化（Electronic Design Automation）的缩写，在 20世纪 90 年代初从计算机辅助设计（CAD） 、计算机辅助制造（CAM） 、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA 技术就是以计算机为工具，设计者在 EDA 软件平台上，用硬件描述语言 HDL 完
7、成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。利用 EDA 工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出 IC 版图或 PCB 版图的整个过程的计算机上自动处理完成。关键词：电子自动化、硬件描述语言。7AbstractEDA electronic design automation (Electronic Design Automat
8、ion) stands, in the 20th century, the early 90s from the computer-aided design (CAD), computer-aided manufacturing (CAM), computer-aided test (CAT) and computer-aided engineering (CAE) of the con EDA technology is a computer as a tool, designers in the EDA software platform, complete with hardware d
9、escription language HDL design files, and then automatically completed by computer logic, compile, simplification, segmentation, synthesis, optimization, layout, routing and simulation, until the adapter chip for the specific target compilation, mapping and programming logic to download and so on.ce
10、ptual development of come. EDA technologies, greatly improves the efficiency of the circuit design and operability, reduced the labor intensity of the designer. The use of EDA tools, designers from concept, algorithms, protocols and so began to design electronic systems, a lot of work can be complet
11、ed via a computer, and can be e-products from the circuit design, performance analysis to the IC layout design or PCB layout of the entire process of the computer automatically processed.Keywords: Electronic Automation, Hardware Description Language.8第一章 引 言1.1 课题背景人类社会已进入到高度发达的信息化社会，信息社会的发展离不开电子产品的
12、进步。现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种进步的主要因素是生产制造技术和电子设计技术的发展。前者以微细加工技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管。后者的核心就是 EDA 技术，EDA 是指以计算机为工作平台，融合应用电子技术、计算机技术、智能化技术最新成果而研制成的电子 CAD 通用软件包，主要能辅助进行三方面的设计工作：IC 设计,电子电路设计,PCB 设计。没有 EDA 技术的支持，想要完成上述超大规模集成电路的设计制造是不可想象的，反过来，生产制造技术的不断进步又必将对 EDA
13、 技术提出新的要求。1.2 设计方法10 年前，电子设计的基本思路还是选择标准集成电路“自底向上”(BottomUp)的构造出一个新的系统，这样的设计方法就如同一砖一瓦建造金字塔，不仅效率低、成本高而且容易出错。高层次设计给我们提供了一种“自顶向下”(TopDown)的全新设计方法，这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具生成具体门电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成的，这一方面有利于早
14、期发现结构设计上的错误，避免设计工作的浪费，同时也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。 1.2.1 ASIC 设计现代电子产品的复杂度日益加深，一个电子系统可能由数万个中小规模集成电路构成，这就带来了体积大、功耗大、可靠性差的问题，解决这一问题的有效方法就是采用 ASIC(Application Specific Integrated Circuits)芯片进行9设计。ASIC 按照设计方法的不同可分为：全定制 ASIC，半定制 ASIC，可编程ASIC(也称为可编程逻辑器件)。设计全定制 ASIC 芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则，最后将设计结果交由
15、IC 厂家掩膜制造完成。优点是：芯片可以获得最优的性能，即面积利用率高、速度快、功耗低。缺点是：开发周期长，费用高，只适合大批量产品开发。半定制 ASIC 芯片的版图设计方法有所不同，分为门阵列设计法和标准单元设计法，这两种方法都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间。 可编程逻辑芯片与上述掩膜 ASIC 的不同之处在于：设计人员完成版图设计后，在实验室内就可以烧制出自己的芯片,无须 IC 厂家的参与，大大缩短了开发周期。可编程逻辑器件自七十年代以来，经历了 PAL、GAL、CPLD、FPGA 几个发展阶段，其中 CPLD/FPGA 属高密度可编程逻辑器
16、件，目前集成度已高达200 万门/片，它将掩膜 ASIC 集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发，使产品能以最快的速度上市，而当市场扩大时，它可以很容易的转由掩膜 ASIC 实现，因此开发风险也大为降低。上述 ASIC 芯片，尤其是 CPLD/FPGA 器件，已成为现代高层次电子设计方法的实现载体。1.2.2 硬件描述语言硬件描述语言(HDLHardware Description Language)是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它更适合大
17、规模系统的设计。例如一个 32 位的加法器，利用图形输入软件需要输入 500 至 1000 个门，而利用 VHDL 语言只需要书写一行 A=B+C 即可，而且 VHDL 语言可读性强，易于修改和发现错误。早期的硬件描述语言，如 ABELHDL、AHDL，由不同的 EDA厂商开发，互不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成。为了克服以上不足，1985 年美国国防部正式推出了 VHDL(Very High Speed IC Hardware Description Language)语言，1987 年 IEEE 采纳 VHDL 为硬件描述语言标准(IEEE STD-1076)。 1
18、0VHDL 是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次,支持结构、数据流、行为三种描述形式的混合描述，因此VHDL 几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用 VHDL 来完成。VHDL 还具有以下优点： (1)VHDL 的宽范围描述能力使它成为高层次设计的核心，将设计人员的工作重心提高到了系统功能的实现与调试，而化较少的精力于物理实现。 (2)VHDL 可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活且方便，而且也便于设计结果的交流、保存和重用。 (3)VHDL 的设计不依赖于特定的器件，方便了工艺的转换。 (
19、4)VHDL 是一个标准语言，为众多的 EDA 厂商支持，因此移植性好。 1.2.3 系统级设计 进入 90 年代以来，电子信息类产品的开发明显出现两个特点：一是产品的复杂程度加深;二是产品的上市时限紧迫，然而电路级设计本质上是基于门级描述的单层次设计，设计的所有工作(包括设计输入，仿真和分析，设计修改等)都是在基本逻辑门这一层次上进行的，显然 这种设计方法不能适应新的形势，为此引入了一种高层次的电子设计方法，也称为系统级的设计方法。 高层次设计是一种“概念驱动式”设计，设计人员无须通过门级原理图描述电路，而是针对设计目标进行功能描述，由于摆脱了电路细节的束缚，设计人员可以把精力集中于创造性的方案与概念构思上，一旦这些概念构思以高层次描述的形式输入计算机后，EDA 系统就能以规则驱动的方式自动完成整个设计。这样，新的概念得以迅速有效的成为产品，大大缩短了产品的研制周期。不仅如此，高层次设计只是定义系统的行为特性，可以不涉及实现工艺，在厂家综合库的支持下，利用综合优化工具可以将高层次描述转换成针对某种工艺优化的网表，工艺转化变得轻松容易。 高层次设计步骤如下：第一步： 按照“自顶向下”的设计方法进行系统划分。 第二步： 输入 VHDL 代码，这是高层次设计中最为普遍的输入方式。此外，还可以采用图形输入方式(框图，状态图等)，这种输入方式具有直观、容易理解的优点。
