异步FIFO电路设计源代码(共4页).docx

精选优质文档-倾情为你奉上FPGA电路设计FIFO源代码define ADDR_WIDTH 8 /地址位宽define DATA_WIDTH 8 /数据位宽define RAM_WIDTH 8 /RAM数据位宽define RAM_DEPTH 256 /RAM深度module fifo_test(clk_100M,/写时钟clk_5M, /读时钟rst_n,/ 全局复位信号wr_en,/ 写使能 低有效rd_en,/ 读使能 低有效wr_data,/8位数据输入rd_data,/8位数据输出wr_full,/ 写满标志 高有效rd_empty);/ 读空标志 高有效/输入信号 input clk_100M; input clk_5M; input rst_n; input wr_en;