1、1. 与二进制数 111010100.011 相应的十六进制数是（ ）。A(1D4. 3)16 B(1D4.6)16 C(724.3)16 D(EA0.6)16 答题： A. B. C. D. （已提交）2. 与二进制数 1101010.01 相应的八进制数是（ ）。A(152.2)8 B(152.1)8 C(6A.1)8 D(650.2)8 答题： A. B. C. D. （已提交）3. 与二进制数 1010001100.11 对应的十进制数为（ ）。A(650.3)10 B(640.75)10 C(642.3)10 D(652.75)10 答题： A. B. C. D. （已提交）4. 与
2、十六进制数 2AD.E 对应的十进制数为（ ）。A(680.875) 10 B(685.14) 10 C(685.875) 10 D(671.814) 10 答题： A. B. C. D. （已提交）5. 与十进制数 79 相应的二进制数是（ ）。A(1001111)2 B(1001110)2 C(1001101)2 D(1001011)2 答题： A. B. C. D. （已提交）6. 与十进制数 101 相应的二进制数是（ ）。A(1100001) 2 B(1100100) 2 C(1100101) 2 D(1100111) 2 答题： A. B. C. D. （已提交）7. (-1011
3、)2 的原码、反码、补码分别是（ ）。A11011、00100、00101 B11011、10100、10101C01011、00100、00101 D01011、10100、10101 答题： A. B. C. D. （已提交）8. 采用二进制补码运算，(-1011-1001)的运算结果，其补码、原码分别为（ ）。A101100 010100 B001100 110100C001100 0110100 D101100 110100 答题： A. B. C. D. （已提交）9. 5421BCD 码中表示十进制数 9 的编码为（ ）。A1010 B1001 C1100 D1101 答题： A.
4、 B. C. D. （已提交）10. 8421BCD 码中表示十进制数 9 的编码为（ ）。A1010 B1001 C1100 D1101 答题： A. B. C. D. （已提交）1. 函数式 Y=AB+ABD+CD的对偶式为（ ）A BC D 答题： A. B. C. D. （已提交）2. 运用反演定理写出函数 Y=AD+ABC+ACD+CD的反函数 Y为（ ）。ABC D 答题： A. B. C. D. （已提交）3. 函数 Y(A,B,C)=ABC+AC+B的最小项之和的形式为（ ）。ACD 答题： A. B. C. D. （已提交）4. 函数 转换成与非与非式为（ ）。ABCD 答题
5、： A. B. C. D. （已提交）5. 函数 F=AB+AB 转换成或非或非式为（ ）。AF=( (AB)+(AB) BF=( (A+B)+(A+B) CF= ( (AB)+(AB)DF= ( (A+B)+(A+B) 答题： A. B. C. D. （已提交）6. 某逻辑电路的状态表如图 2-1 所示，其输入变量为 A，B，C，输出为 F，则 F 的逻辑式为（ ）。AF=ABC+ABCBF=ABC+ABCCF=ABC+ABCDF=ABC+ABC图 2-1 答题： A. B. C. D. （已提交）7. 函数 的卡诺图如图 2-2 所示，其最简“与或”表达式为（ ）。图 2-2ABCD 答题
6、： A. B. C. D. （已提交）1. 图 3-1（a）、（b ）、（c）、（d）中 74 系列 TTL 门电路的输出状态为低电平的是（ ）。AY1 BY2 CY3 DY4（a） （ b） （ c） （d）图 3-1 答题： A. B. C. D. （已提交）2. 图 3-2（a）、（b ）、（c）、（d）中 74HC 系列 CMOS 门电路的输出状态为低电平的是（ ）。AY1 BY2 CY3 DY4（a） （ b） （ c） （d）图 3-2 答题： A. B. C. D. （已提交）3. TTL 或非门多余的输入端在使用时（ ）。A应该接高电平 1 B应该接低电平 0C可以接高电平 1
7、 也可以接低电平 0 D可以与其它有用端并联也可以悬空 答题： A. B. C. D. （已提交）4. CMOS 与非门多余的输入端在使用时（ ）。A应该接高电平 1 B可以接低电平 0 也可以接高电平 1C应该接低电平 0 D可以与其它有用端并联也可以通过一个 51W 的电阻接地 答题： A. B. C. D. （已提交）5. 和 CMOS 电路相比， TTL 电路最突出的优势在于（ ）。A可靠性高 B抗干扰能力强 C速度快 D功耗低 答题： A. B. C. D. （已提交）6. 和 TTL 电路相比，CMOS 电路最突出的优势在于（ ）。A可靠性高 B抗干扰能力强 C速度快 D功耗低 答
8、题： A. B. C. D. （已提交）7. 在 TTL 门电路中，能实现“线与 ”逻辑功能的门为（ ）。A三态门 BOC 门 C与非门 D异或门 答题： A. B. C. D. （已提交）8. 在 CMOS 门电路中，三态输出门、OD 门、与非门、异或门和非门中，能实现 “线与”逻辑功能的门为（ ）。AOD 门 B三态门 C或非门 D异或门 答题： A. B. C. D. （已提交）9. 门电路中，能实现总线连接方式的门为（ ）。AOD 门 BOC 门 C或非门 D三态门 答题： A. B. C. D. （已提交）10. 欲使漏极开路的 CMOS 门电路实现“线与” ，则其输出端应该（ ）。
9、A并联 B并联且外接上拉电阻和电源 C外接上拉电阻和电源但不需并联 D无需并联也无需外接上拉电阻和电源 答题： A. B. C. D. （已提交）11. 三态输出的门电路其输出端（ ）。 A可以并联且实现“线与” B不能并联也不能实现“线与” C可以并联但不能实现“线与” D无需并联但可以实现“线与” 答题： A. B. C. D. （已提交）12. 图 3-3 中由 74 系列 TTL 与非门组成的电路中，门 G 输出高电平/低电平时流出其输出端的电流分别为（ ）。已知与非门的输入电流为 IIL= -1.6mA，IIH=40uA 。图 3-3A3IIH、 3IIL B3IIH、6IIL C
10、6IIH、3IIL D6IIH、6IIL 答题： A. B. C. D. （已提交）13. 图 3-4 中由 74 系列 TTL 或非门组成的电路中，门 G 输出高电平/低电平时流出其输出端的电流分别为（ ）。已知或非门的输入电流为 IIL= -1.6mA，IIH=40uA 。图 3-4A3IIH、 3IIL B6IIH、6IIL C 3IIH、6IIL D6IIH、3IIL 答题： A. B. C. D. （已提交）14. 某集成电路芯片，查手册知其最大输出低电平 VOL(max)=0.5V，最大输入低电平 VIL(max)=0.8V，最小输出高电平 VOH(min)=2.7V，最小输入高电
11、平 VIH(min)=2.0V，则其低电平噪声容限 VNL 等于（ ）。A0.4V B0.6V C0.3V D1.2V 答题： A. B. C. D. （已提交）1. 图 4-1 中 Y 的逻辑函数式为（ ）。ABCD图 4-1 答题： A. B. C. D. （已提交）2. 用 3 线-8 线译码器 74HC138 设计的逻辑电路如图 4-2 所示， 74HC138 的功能表如图 4-3所示。、则输出 Y3、Y2 、Y1、Y0 的函数式分别为（ ）。A 、 、B 、 、C 、 、D 、 、图 4-2 图 4-3 答题： A. B. C. D. （已提交）3. 用 8 选 1 数据选择器 74
12、LS152 设计的逻辑电路如图 4-4 所示，74LS152 的功能表如图 4-5所示。则其输出 F 的函数式为（ ）。A. BC. D图 4-4 图 4-5 答题： A. B. C. D. （已提交）1. 触发器输出的状态取决于（ ）。 A. 输入信号 B电路的初始状态 C. 时钟信号 D输入信号和电路的原始状态 答题： A. B. C. D. （已提交）2. 假设 JK 触发器的现态 Q=0，要求次态 Q*=0，则应使（ ）。AJ=，K=0 BJ=0 ，K= CJ=1，K= DJ=K=1 答题： A. B. C. D. （已提交）3. T 触发器的功能是（ ）。A翻转、置 “0” B保持、
13、置 “1” C置“1”、置“0” D翻转、保持 答题： A. B. C. D. （已提交）4. 在时钟脉冲作用下，图 5-1 所示电路的功能是（ ）。图 5-1A. B. C. D. 答题： A. B. C. D. （已提交）5. 逻辑电路如图 5-2 所示，A=“1”时， 脉冲来到后 D 触发器（ ）。Q图 5-2A具有计数器功能 B置“0” C置“1” D保持原状态 答题： A. B. C. D. （已提交）6. 逻辑电路如图 5-3 所示，当 A=“0”，B=“1”时，CLK 脉冲来到后 D 触发器（ ）。图 5-3A具有计数功能 B保持原状态 C置“0” D置“1” 答题： A. B.
14、 C. D. （已提交）7. 设图 5-4 所示电路的初态 Q1Q2 =00，试问加入 3 个时钟正脉冲后，电路的状态将变为（ ）。图 5-4A. 0 0 B. 0 1 C. 1 0 D. 1 1 答题： A. B. C. D. （已提交）1. 逻辑电路如图 6-1 所示，该电路的功能为（ ）。A不能自启动同步五进制加法计数器 B可自启动异步五进制加法计数器C不能自启动异步五进制减法计数器 D可自启动同步五进制减法计数器图 6-1 答题： A. B. C. D. （已提交）2. 由同步十进制计数器 74LS160 和门电路组成的计数器电路如图 6-2 所示。74LS160 的功能表如图 6-3
15、 所示。该电路的功能为（ ）。A8 进制减法计数器 B8 进制加法计数器C9 进制减法计数器 D9 进制加法计数器图 6-2 图 6-3 答题： A. B. C. D. （已提交）3. 由同步十六进制计数器 74LS161 和门电路组成的计数器电路如图 6-4 所示。74LS161 的功能表如图 6-5 所示。该电路的功能为（ ）。A11 进制加法计数器 B11 进制减法计数器C10 进制加法计数器 D10 进制减法计数器图 6-4 图 6-5 答题： A. B. C. D. （已提交）1. 数据通过（ ）存储在存储器中。A读操作 B启动操作 C写操作 D寻址操作 答题： A. B. C. D. （已提交）
