1、数字逻辑复习提要 一、选择题 1.若 ABCDEFGH 为最小项，则它有逻辑相邻项个数为 ( A ) A. 8 B. 82 C. 28 D. 16 2.如果编码 0100 表示十进制数 4，则此码不可能是 (B ) A. 8421BCD 码 B. 5211BCD 码 C. 2421BCD 码 D. 余 3 循环码 3.构成移位寄存器不能采用的触发器为 ( D ) A. R-S 型 B. J-K 型 C. 主从型 D. 同步型 5.以下 PLD 中，与、或阵列均可编程的是 (C )器件。 A. PROM B. PAL C. PLA D. GAL 6函数 F(A,B,C,D)= m(1,3,4,6
2、,8,10)，它的卡诺图如右图所示。函数的最简与或表达式 F= A 。 A B C D 7组合电路是指 B 组合而成的电路。 A触发器 B门电路 C计数器 D寄存器 8电路如右图所示，经 CP 脉冲作用后，欲使 Qn+1=Q，则 A， B 输 入应为 A 。 A A=0， B=0 B A=1， B=1 C A=0， B=1 D A=1， B=0 9一位十进制计数器至少需要 4 个触发器。 A 3 B 4 C 5 D 10 DBADBADBA DBADCACBA DCADBACBA DBADBADBA 10 n 个触发器构成的扭环计数器中，无效状态有 D 个。 A n B 2n C 2n-1 D
3、 2n-2n 11 GAL 器件的与阵列 ，或阵列 D 。 A固定，可编程 B可编程，可编程 C固定，固定 D可编程，固定 12下列器件中是 C 现场片。 A触发器 B计数器 C EPROM D加法器 13 IspLSI 器件中，缩写字母 GLB 是指 B 。 A 全局布线区 B通用逻辑块 C输出布线区 D I/O 单元 14 在下列逻辑部件中，不属于组合逻辑部件的是 D 。 A 译码器 B编码器 C全加器 D寄存器 15 八路数据选择器，其地址输入端 (选择控制段 )有 C个。 A 8 B 2 C 3 D 4 16 为将 D触发器转换为 T触发器，下图所示电路虚线框内应是 。 A 或非门 B
4、 与非门 C 异或门 D 同或门 17用 n个触发器构成计数器，可得到最大计数摸是 B 。 A n B 2n C 2n D 2n-1 18 F(A,B,C) = m(0,1,2,3,4,5,6)，则 F=（ C） (A)ABC (B)A+B+C (C) _ CBA (D) _CBA 19或非门构成的基本 RS 触发器，输入端 SR 的约束条件是（ A ） (A)SR=0 (B)SR=1 (C) 1_ RS (D) 0_ RS 21在 CP 作用下，欲使 D 触发器具有 Qn+1=_nQ 的功能，其 D 端应接（ D ） (A)1 (B) 0 (C) nQ (D) _nQ 22比较两个两位二进制
5、数 A=A1A0和 B=B1B0，当 AB 时输出 F=1，则 F 的表达式是（ C ）。 (A) _11BAF (B) _01_01 BBAAF (C) _00_ _ _ _ _ _ _ _ _11_11 BABABAF (D) _00_11 BABAF 23. 下列电路中属于数字电路的是（ D ）。 A. 差动放大电路 B. 集成运放电路 C. RC 振荡电路 D. 逻辑运算电路 24. 表示任意两位十进制数，需要（ B ）位二进制数。 A. 6 B. 7 C. 8 D. 9 25. n 个变量可以构成（ C ）个最大项或最小项。 A. n B. 2n C. 2n D. 2n-1 26.
6、下列触发器中，没有约束条件的是（ C ）。 A. 主从 R-S 触发器 B. 基本 R-S 触发器 C. 主从 J-K 触发器 D. 以上均有约束条件 27. 组合逻辑电路中的险象是由于（ C ）引起的。 A. 电路未达到最简 B. 电路有多个输出 C. 电路中的时延 D. 逻辑门类型不同 28. 实现同一功能的 Mealy型同步时序电路比 Moore型同步时序电路所需要的（ D ）。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器一定更少 29. 用 0011 表示十进制数 2，则此码为 (D )。 A. 余 3 码 B. 5421 码 C. 余 3 循环码 D. 格
7、雷码 31.函数 F(A,B,C,D)= m(1,3,4,6,8,10)，它的卡诺图如右图所示。函数的最简与或表达式 F=( A )。 A B C D 32. 组合电路是指 ( B )组合而成的电路。 A触发器 B门电路 C计数器 D寄存器 33. 八路数据分配器，其地址输入（选择控制）端有 ( C )个。 A 1 B 2 C 3 D 8 34. 555 定时器构成的单稳态触发器输出脉宽 tw为 。 A.1.3RC B.1.1RC C.0.7RC D.RC 35. 下列触发器中，没有约束条件的是（ C ）。 A. 主从 R-S 触发器 B. 基本 R-S 触发器 C. 主从 J-K 触发器 D
8、. 以上均有约束条件 36. 实现两个四位二进制数相乘的组合电路，应有（ B）个输出函数。 A. 4 B. 8 C. 10 D. 12 37. 组合逻辑电路中的险象是由于（ C ）引起的。 A. 电路未达到最简 B. 电路有多个输出 C. 电路中的时延 D. 逻辑门类型不同 38. 实现同一功能的 Mealy型同步时序电路比 Moore型同步时序电路所需要的 ( D )。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器一定更少 39. 用 0011 表示十进制数 2，则此码为 ( D )。 A. 余 3 码 B. 2421 码 C. 余 3 循环码 D. 格雷码 40.
9、 标准与或式是由（ B ）构成的逻辑表达式。 A. 与项相或 B. 最小项相或 C. 最大项相与 D. 或项相与 41. J-K 触发器在 CP 时钟脉冲作用下，要使得 Q(n+1) =Qn，则输入信号必定不会为（ A ）。 A. J = K = 0 B. J = Q, K = Q C. J = 0, K = Q D. J = Q, K = 0 42. A 1 0 1 1 0 1 = （ A ）。 A. A B. C. 0 D. 1 44. 表示任意两位无符号十进制数需要（ B ）二进制数。 A 6 B 7 C 8 D 9 46补码 1.1000 的真值是（ ）。 A +1.0111 B -1
10、.0111 C -0.1001 D -0. 1000 47标准或 -与式是由（ C ）构成的逻辑表达式。 A与项相或 B最小项相或 C最大项相与 D或项相与 48 下列四种类型的逻辑门中，可以用（ D ）实现三种基本运算。 A与门 B 或门 C 非门 D 与非门 49将 D 触发器改造成 T 触发器， 下图 所示电路中的虚线框内应是（ ）。 A或非门 B与非门 C异或门 D同或门 50实现两个四位二进制数相乘的组合电路，应有（ A ）个输出函数。 A 8 B. 9 C. 10 D. 11 51要使 JK 触发器在时钟作用下的次态与现态相反， JK 端取值应为（ D ）。 A JK=00 B J
11、K=01 C JK=10 D JK=11 52设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ B ）个异或门。 A 2 B. 3 C. 4 D. 5 53 一个 3： 8 线的地址译码器（ 74LS138），其控制信 G1、 2AG 、 2BG 的组合为 _D_时才对输入进行译码。 A. 110 B. 101 C. 111 D. 100 54 逻辑函 CAABCBF ，当变量的取值为 _A_时，将出现竞争冒险现象。 A B=C=1 B B=C=0 C A=1， C=0 D A=0， B=0 55 下列逻辑函数中，与（ A+B） (A+C)等价的是 _C_。 A. F=AB B
12、F=A+B C A+BC D F= B+C 56函数 F= BA +AB 转换成或非或非式为（ B ） A BABA B BABA C BABA D BABA 57图示 ROM 阵列逻辑图，当地址为A1A0=10 时，该字单元的内容为（ C ） A 1l10 B 0111 C 1010 D 0100 58下列时序电路的状态图中，具有自启动功能的是 ( B ) 59 在下列电路中不是组合逻辑电路的是 （ D ） A、译码器 B、编码器 C、全加器 D、寄存器 60 EPROM 的与阵列（ A ），或阵列（ ）。 A固定，可编程 B 可编程，固定 C 固定，固定 D 可编程，可编程 61 一个十进
13、制计数器至少需要 （ B ）个触发器。 A 3 B 4 C 5 D 10 62 下列表达式中不存在竞争 冒险的有（ C ）。 A Y=B +AB B Y=AB+B C C Y=ABC +AB D Y=(A+B )AB 63 ISP 技术的特点是 _D_。 A必须用编程器 B不可反复编程 C成为产品后不可再改变 D系统在线工作过程中可以编程 64 PROM、 PLA、 PAL 三种可编程器件中， _AB_是可编程的。 A PROM 的或门阵列 B .PAL 的与门阵列 C PAL 的与门阵列或门阵列 D PROM 的与门阵列 66下列四个数中最大的数是 ( B ) A (AF)16 B (001
14、010000010)8421BCD C (10100000)2 D (198)10 67将代码 (10000011)8421BCD转换成二进制数为（ B ） A (01000011)2 B (01010011)2 C (10000011)2 D (000100110001)2 68 N 个变量的逻辑函数 应该有最小项（ C ） A 2n 个 B n2个 C 2n个 D (2n-1)个 69下列关于异或运算的式子中，不正确的是 ( B ) A A A=0 B AA =0 C A 0=A D A 1=A 70下图所示逻辑图输出为 “1” 时，输入变量（ C ） ABCD 取值组合为 A 0000
15、B 0101 C 1110 D 1111 71下列各门电路中， ( B )的输出端可直接相连，实现线与。 A一般 TTL 与非门 B集电极开路 TTL 与非门 C一般 CMOS 与非门 D一般 TTL 或非门 72 DACBA 在四 变量卡诺图中有 ( D )个 小格 是 “1” A 13 B 12 C 6 D 5 73 对于钟控 RS 触发器，若要求其输出 “0” 状态不变，则输入的 RS 信号应为 ( A ) A RS=X0 B RS=0X C RS=X1 D RS=1X 74 JK 触发器在 CP 脉冲作用下，欲使 1nnQQ ，则输入信号必定不为（ A ） 。 A 0JK B JQ ，
16、 KQ C JQ ， KQ D JQ ， 0K 75 Moore 型时序电路的输 出 _B_。 A 与当前输入有关 B 与当前状态有关 C 与当前输入和状态都有关 D 与当前输入和状态都无关 76 PAL 是指 _B_。 A可编程逻辑阵列 B可编程阵列逻辑 C通用阵列逻辑 D只读存储器 77 ispLSI 器件中 ,GRP 是指 _A_。 A 全局布线区 B 通用逻辑块 C 输出布线区 D 输入输出单元 78. GAL 是 C 。 A随机读写存储器 B可编程逻辑阵列 C通用阵列逻辑 D现场可编程门阵列 79. EPROM 的与阵列 A ，或阵列 。 A固定，可编程 B可编程，固定 C固定，固定
17、 D可编程，可编程 80. 在 ispLSI 器件中， GRP 是指 A 。 A全局布线区 B通用逻辑块 C输出布线区 D输入输出单元 二、填空题 1. (3AD.08)16=(_941.03125_)10=(_1655.02_)8 2. CMOS的最基本的逻辑单元是由 _PMOS管 _和 _NMOS管 _按照互补对称形式连接起来构成的。 3. 二值逻辑中，变量的取值不表示 _数量的大小 _，而是指两种状态_。 4. 描述时序电路的逻辑表达式为 _输出方程 _、 _状态方程 _和驱动方程。 5. 用组合电路构成多位二进制数加法器有 _串行进位加法器 _和 _超前进位加法器 _二种类型。 6. 十进制数 (119)10 转换为八进制数是 167 ，二进制数(0011101010110100)2转换成十六进制数是 3AB4 。 7. 组合逻辑电路在结构上不存在输出到输入的 反馈 通路，因此输出状态不影响 输入 状态。 8. 译码器的逻辑功能是将某一时刻的 多个 输入信号译成唯一的输出信号，因此通常称为 多一 译码器。 9. 按照数据写入方式特点的不同， ROM 可分为掩膜 ROM， _PROM_，_EPROM_。 10. 时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的输入信号，而且 还与电路 状态 有关，因此时序逻辑电路具有 记忆存储 功能。
