1、第 1 页 共 33 页 基于 FPGA 的数据采集系统设计摘 要随着计算机科学和芯片制造工艺的飞速发展，数据采集、处理和传输这三大信息技术基础相互促进，推动着数字系统向着大容量、小体积、高速度的方向发展。FPGA 凭借其灵活性、适应性和可重构性使得这一趋势成为现实。目前，结合高速 ADC 和大容量存储器，以单片 FPGA 为核心控制与处理芯片的数字系统成为研究的热点。本课题以 Altera 公司的 Cyclone系列 FPGA 为平台，设计实现一个单路采样频率为1MHz 的信号采集系统，并将采集到的数据存储在 SRAM 存储器中。FPGA 通过对 AD7492采样频率的控制以实现数据的采集及
2、存储。本设计用硬件描述语言 VHDL 编写程序并对电路进行了功能仿真。实验结果表明该测试系统运行良好，具有一定的可用性。关键词：FPGA，数据采集，数据存储，VHDL，SRAM第 2 页 共 33 页 Design for Data Acquisition System Based on FPGAAbstractWith the high-speed development of computer technology and chips manufacture techniques, data acquisition, processing and transmission, which a
3、re the three bases of information technique, hasten mutually. They promote the digital system to be much bulkier, smaller and speedier. Taking its notable advantages of agility, flexibility and reconfiguration, FPGA (Field Programmable Gate Array) makes this trend practical. This dissertation utiliz
4、es Alteras Cyclone series FPGA as the platform to design and realize a single channel analog signal acquisition system whose sampling frequency is 1 MHz. The data collected are stored in the SRAM memory. FPGA mainly controls sampling frequency by controlling the A/D7492 to achieve the purpose of dat
5、a collection and storage. The whole design is written in VHDL hardware description language and is simulated functionally. Experimental results show that test system operation is in good condition and have certain usability.Key words: FPGA, data acquisition, data storage, VHDL, SRAM 1 绪论1.1 选 题 背 景
6、和 意 义现代航空、电力、雷达、通信、医疗等众多领域常常需要测量多种信号，并将所测模拟信号转变为计算机可识别的数字信号，然后根据不同需要由计算机进行相应的处理从而实现对相关设备或仪器的控制，这个过程就需要涉及信号的采集与处理 1。计算机技术的高速发展为人们利用现代数字信号处理技术处理高速、大量的信息提供了有效手段，并对数据采集技术提出了越来越高的要求。数据采第 3 页 共 33 页 集系统的好坏主要取决于采样速度和精度等。在保证精度的情况下要尽可能提高采样速率，以满足实时采集、实时处理和实时控制对速度的要求。传统的数据采集系统，通常采用单片机或 DSP 作为主要控制模块，控制ADC、存储器和其
7、他外围电路的工作 2。随着数据采集对速度性能的要求越来越高，传统采集系统的弊端就越来越明显。单片机的时钟频率较低且需用软件实现数据采集，这使得采集速度和效率降低，此外软件运行时间在整个采样时间中也占很大的比例。而 FPGA（现场可编程门阵列）有单片机无法比拟的优势。FPGA 时钟频率高，内部延时小，全部控制逻辑由硬件完成，速度快、效率高 3。数字信号处理是以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理，从而得到符合需要的信号形式 4。针对不同的应用场合数字信号处理可采用不同的设备实现，比如计算机或专用处理器，工业控制等领域常常采用专用处理器实现。目前常用的专用处理器有两种实
8、现方式:使用信号处理器 DSP 通过软件编程实现；应用现场可编程门阵列 FPGA 实现。利用软件编程虽然有很大的灵活性，但DSP 所有指令的执行时间均是单周期，而且受到串行指令流的限制，每个时钟周期所作的有用操作数有限，难以实现高速大规模运算。例如在多路数据采集和处理系统中要满足实时处理就需要多个处理器并行处理，成本高，而且单片 DSP 的处理速度也受限。现代大容量、高速度的 FPGA 采用硬件描述语言 VHDL 实现整个系统 5，允许设计人员利用并行处理技术实现高速信号处理算法，并且只需单个处理器就能通过模块化设计实现所期望的性能，很好的解决了上述矛盾 6。随着信号采集与处理系统速度的提高，
9、系统对与之匹配的存储器和总线接口也提出了更高的要求，因此在系统设计时需要综合考虑各方面，针对不同的应用领域和要求结合模拟信号特性选择最适合的处理器、存储器和总线接口方式。目前，高速信号采集及处理算法理论已日趋成熟，但具体实现方法仍有待进一步研究。FPGA 凭借其在数据采集控制和信号处理方面的高性能和便于系统集成、易扩展等优势受到广大信号处理工程师的关注。把现代信号对实时处理的要求和FPGA 设计的灵活性相结合起来，实现并行算法与硬件结构的优化配置，提高信号处理速度已成为当今数字信号处理领域的发展方向 7。这次选题主要是利用单片FPGA 作为整个系统的控制、处理核心，结合 A/D 转换器和存储器
10、 SRAM，实现一个四通道模拟信号数据采集系统。第 4 页 共 33 页 1.2 国 内 外 发 展 状 况随着器件规模、功能以及可靠性的不断提高, FPGA 在现代数字系统中的应用日渐广泛。采用 FPGA 设计数字电路已经成为数字电路系统领域的主要设计方式之一。众所周知，近 20 年来，与数据采集系统相关的 PC 技术及数字信号处理技术得到了飞速发展，处理速度提高了三个数量级，PC 总线的带宽也获得了 500 倍的提高，同时系统工程师的设计难度、系统设计成本都随着技术的进步和工艺的提高大大降低。另外，USB 和以太网接口等接口技术正在数据采集系统中得到越来越广泛的使用。PC、笔记本电脑甚至
11、PDA 基本都配有以太网、USB 或 IEEE 1394接口，便携式数据采集系统越来越得到用户的青睐。这些数字信号处理技术的发展对数据采集系统中模拟信号的处理能力提出了挑战。为了使数据采集系统整体性能获得提升，模拟器件也正向高速度、高精度、低功耗、小封装和低成本的方向发展。Tektronix 公司和 Agilent 公司相继开发了采样率超过 10GSPS 专用 ADC芯片，很多集成电路制造商也推出了采样速率超过 1GSPS 的通用芯片。NI 公司高性能的 M 和 S 系列产品使用的是一个或多个 16 位或更高分辨率的 ADC，采样速率大于 1MSPS，PXI-5105 则使用了 8 个 12
12、位分辨率、60MSPS 采样率同时进行采样的 ADC，而且这些新产品相对于老产品成本更低 8。FPGA 集成度高，器件密度高达数千万门，可完成复杂的时序与组合逻辑电路功能，通过编程，用户可立刻把一个通用 FPGA 芯片配置成需要的硬件数字电路，其内部丰富的布线资源也给修改、测试和系统升级提供了极大的方便。目前主流的 FPGA 内部一般都嵌有可配置的高速 RAM， PLL， LVDS， LVTTL 以及硬件乘法累加器等功能模块，可以很好的解决并行和速度问题。高端的 FPGA 内嵌了高速收发器，使得数据传输率大大提高。新型的 FPGA 产品中甚至集成了 Power PC 系列CPU，内嵌了 DSP
13、 核，借助系统级设计工具和平台可以达到 SOC(System On Chip)的开发目的 9。FPGA 供应商领头羊 Xilinx 公司目前主要有两大类产品：Spartan 类和Virtex 类。前者主要面向低成本的中低端应用，后者主要面向高端应用，属于业界顶级产品。随着制造工艺的不断发展，各 FPGA 厂商不断推出新产品，2008 年 4 月第 5 页 共 33 页 Xilinx 公司推出的 65nm 的 Virtex-5 FXT 平台包括多达 384 个 DSP 逻辑片和16.5MB 内部存储器， 在 500MHz 时钟频率下可配置提供超过 190 个 GMAC/s（千兆乘加/秒）的 DS
14、P 处理性能和 92Terabits/sec（太比特/秒）的存储器带宽。硬件资源的平衡可使计算密集的应用（比较典型的是 DSP 和视频应用）的性能最大化。XtremeDSPTM Virtex-5 器件中提供的 DSP48E 逻辑片内置有 2518MAC，能够在将资源使用率降低 50%的情况下，实现单精度浮点运算支持比前一代 Virtex 器件更高的 DSP 集成度和更低的功耗 10。FPGA 产业中的另一霸主 Altera 公司的主打产品分为中低端 Cyclone 类和高端 Stratix 类。Altera 公司 2008 年 5 月新发布的 Stratix-IV 器件采用 40nm 工艺，具
15、有 680K 逻辑单元(LE)，22AMbits 嵌入式存储器和 1356 个 1818 乘法器，具有 48 个 8.5Gbps 的高速收发器，内嵌 PCI Express IP，可实现全端点或者根端口功能，此外它还支持即插即用信号完整性 11。目前 FPGA 正向着大容量、低电压、低功耗、高密度方向发展。随着 FPGA 成本的降低，FPGA 将渗透到越来越多的领域。海量的采样信号要在后续模块中进行处理，系统又要满足集成化设计，高速度、高密度的 FPGA 使得系统设计变得简单可行。新型 FPGA 还可以轻松实现高带宽的存储器接口，便于海量缓存情况下的片外存储器扩展。随着科学技术的发展和数据采集
16、系统的广泛应用，人们对数据采集与信号处理系统的主要技术指标提出了越来越高的要求。雷达、通信、声纳、图像处理、智能仪器等很多应用场合都需要高速数据采集与处理系统，甚至是超高速系统 12。高速、大容量的数据流以及对信号的实时处理已经成为现代电子系统最显著的特点，但很多电子系统，如高分辨率遥感图像，星载合成孔径雷达，战略相控阵雷达，都面临着高速数据流采集与处理技术的挑战 13。目前数据采集系统多以 PCI，ISA 或 EPP/ECP 等完成数据的传输，这些方式开发调试比较困难，安装不便，通用性和可移植性差:而且 PC 上插槽数量、地址、中断资源的有限导致这些方式的可扩展性差。通用串行总线 USB2.
17、0 版本支持的传输速率可达 480Mb/s，而且这种总线接口具有安装方便、带宽高、易于扩展等优点，已逐渐成为现代数据传输的发展趋势之一，具有广阔的发展前景 14。1.3 课 题 任 务第 6 页 共 33 页 随着计算机科学和芯片制造工艺的飞速发展，数据采集、处理和传输这三大信息技术基础相互促进，推动着数字系统向着大容量、小体积、高速度的方向发展。FPGA 凭借其灵活性、适应性和可重构性使得这一趋势成为现实。目前，结合高速 ADC 和大容量 SRAM，以单片 FPGA 为核心控制与处理芯片的数字系统成为研究的热点。该课题要求采用 FPGA 设计一个单路单次模拟信号据采集系统，并将采集到的数据存
18、在 SRAM 中。用硬件描述语言 VHDL 设计电路，并对设计电路进行仿真。技术要求：单路单次模拟信号据采集，采样频率 1M HZ。1.4 毕 业 设 计 说 明 书 结 构（1）第一章:绪论，介绍了 FPGA 现在国内外的发展前景，同时说明了基于FPGA 的单路信号采集系统设计的背景和意义。（2）第二章：FPG 及其设计开发相关知识介绍，让我更一步了解到了 FPGA的相关知识。（3）第三章：系统硬件电路设计,包括了芯片的选取和基于 FPGA 的单路信号采集系统设计的部分设计电路图。（4）第四章：电路设计及测试功能，保证了所设计的电路是安全，可行的。2 FPGA 及其设计开发相关知识介绍2.1
19、 FPGA 及 Cyclone II 系 列 FPGA 简 介现场可编程门阵列 FPGA (Field Programmable Gate Array)器件是 Xilinx公司于 1985 年首家推出的，它是一种新型的高密度可编程逻辑器件PLD(Programmable Logic Device)，属于一种半定制的数字专用集成电路ASIC(Application Specific Integrated Circuits)15。FPGA 的结构与门阵列PLD 不同，其内部由许多独立的可编程逻辑模块组成，逻辑块之间可以灵活的相互连接。FPGA 结构一般可分为三部分：可编程逻辑块、可编程 I/O 模
20、块和可编程内部连线。配置数据存放在片内的 SRAM 或者熔丝图上，基于 SRAM 的 FPGA 器件工第 7 页 共 33 页 作前需要从芯片外部加载配置数据。配置数据可以存储在片外的 E2PROM 或者计算机上，设计人员可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场可编程。目前，绝大多数的 FPGA 器件都采用了基于 SRAM 查找表结构。查找表（LUT, Look Up Table）本质上就是一个 RAM。FPGA 中多使用 4 输入的 LUT,所以每一个LUT 可以看成一个有 4 位地址线的 161 位的 RAM。当用户通过原理图或 HDL 语言描述了一个逻辑电路以后，PLD/F
21、PGA 开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入 RAM。这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。Cyclone II 是 Altera 公司推出的新一代低成本系列 FPGA 器件 16。该系列器件采用了 90nm 工艺，片内的逻辑单元的数量大幅增加，最多可以达到 68416 个逻辑单元，可提供 622 个可用 I/O 接口以及高达 1.1M 比特的内置存储空间。除此之外，Cyclone II 系列 FPGA 内部带有乘法器，这些乘法器能用于完成高速乘法操作，使得 Cyclone II 系列 FPGA 的数字信号处理能力
22、得到增强。Cyclone II 系列 FPGA 还支持 NIOS II 嵌入式处理器，在一片 FPGA 芯片内部可以嵌入 1 个或多个 NIOS II 处理器，能够灵活地满足设计需求，缩短设计周期。Cyclone II 系列FPGA 不同型号的芯片所包含的各种资源情况如下表（表 2.1）所示。表 2.1 Cyclone II 系列 FPGA 内部资源一览器件特性 EP2C5 EP2C8 EP2C20 EP2C35 EP2C50 EP2C70LE 4608 8256 18 752 33 216 50 528 68 416M4K RAM 块 26 36 52 105 129 250RAM 总容量
23、119 808 165 888 239 616 483 840 594 432 1 152 000嵌入式乘法器 13 18 26 35 86 150PLL 2 2 4 4 4 4最大用户 I/O引脚数目 158 182 315 475 450 622在 Cyclone II 系列 FPGA 内部，资源是按照行、列的方式呈二维分布的，这些资源主要包括逻辑阵列块 LAB、嵌入式 M4K 存储器块以及嵌入式乘法器等。资源分布的示意图如下图（图 2.1）所示。第 8 页 共 33 页 图 2.1 CycloneII 系列 FPGA 的平面图现对 FPGA 内部的资源介绍如下：1、逻辑阵列Cyclone
24、 II 器件的逻辑阵列由若干个 LAB 组成，每个 LAB 包含 16 个逻辑单元（Logic Element, LE）以及一些其他资源，在一个逻辑阵列内部的 16 个逻辑单元有更为紧密的联系，可以实现一些特有的功能。所有 LAB 在整个器件内部按行和按列的顺序排列。逻辑单元 LE 是在 FPGA 器件内部用于完成用户逻辑的最小单位，Cyclone II 器件中逻辑单元的数量在 460868416 之间。一个逻辑单元主要由以下部件组成：一个 4 输入的查找表（Look Up Table, LUT） ，一个可编程的寄存器，一条进位链和一条寄存器级连链。2、内部连接通路在 FPGA 内部存在各种连
25、接通路，用于连接器件内部的不同模块，比如逻辑单元之间、逻辑单元同片内存储器之间等。因为 FPGA 内部的资源是按照行列的方式分布的，所以连接通路也分为行连接和列连接两种。3、时钟资源Cyclone II 器件可为用户提供一个全局时钟网络和最多 4 个锁相环（PLL） 。这个全局时钟网络由最多 16 个全局时钟线组成，这些时钟线可驱动整个器件。时钟网络为片内所有资源提供时钟，如 IOE、LE、嵌入式乘法器和嵌入式存储模块。全局时钟线也能用于其它高扇出信号。Cyclone II 器件内部的 PLL 可提供时钟频率综合和移相等常规操作，还可为支持高速差分 I/O 接口提供外部时钟输出。4、嵌入式存储
26、器存储器在设计中被广泛使用，最多的用途是暂存数据，有时也用于实现用户第 9 页 共 33 页 自定义的逻辑功能。相对于 Cyclone 系列 FPGA，Cyclone II 系列 FPGA 的内部存储器容量有了大幅提升，最多达到 1152000 比特。内部存储器是以 M4K 存储器块的形式存在的，每个 M4K 存储器块的容量为 4K 比特，加上奇偶校验位后总容量为4608 比特。M4K RAM 块在相邻两列 LAB 之间纵向排列，并贯穿整个器件。Cyclone II 系列 FPGA 中的 M4K 存储器可以被配置为以下模式：单口模式、简单双口模式、完全双口模式、移位寄存器模式、只读存储器模式和
27、先入先出存储器（FIFO）模式，最大数据宽度为 36 位，最大速度为 260MHz。5、嵌入式乘法器Cyclone II 系列 FPGA 内部包含有硬件乘法器，可以完成高速乘法操作，这使得 Cyclone II 系列 FPGA 具有较强的数字信号处理能力，这些嵌入式乘法器在器件内部纵向排列，并贯穿整个器件，与基于逻辑单元的乘法器相比，嵌入式乘法器的性能更高、占用的逻辑单元更少。每一个嵌入式乘法器模块都可实现两个99 位的乘法器或者一个 1818 位乘法器，支持有符号和无符号数的乘法，还提供可选的输入和输出寄存器，并能够与 M4K RAM 块进行无缝集成，实现高效的DSP 算法。嵌入式乘法器的最
28、大工作速率为 250MHz。6、输入/输出引脚每一个 Cyclone II 器件的 I/O 引脚都是由 I/O 单元（IOE）驱动的，IOE 位于器件外围 LAB 行和列的末端，I/O 引脚支持各种单端和差分 I/O 接口标准。每一个 IOE 都包含一个双向 I/O 缓冲器和三个用于输入、输出及输出使能信号的寄存器。Cyclone II 器件可以和外部存储器进行高速数据传输，其高速接口的关键技术在于使用了专用的 I/O 特性，以确保满足所有的时序要求。2.2 FPGA 设 计 流 程 及 设 计 方 法2.2.1 FPGA 的设计基本流程用 FPGA 进行设计开发的过程中，步骤非常多，各个步骤
29、之间是紧密联系在一起的，前后的顺序不能倒置，正确的流程能够帮助设计者更早的达到设计目的，所以很有必要介绍一下 FPGA 的设计流程及各个流程中的所要做的工作。FPGA 的设计流程就是利用 EDA 开发软件和编程工具对 FPGA 芯片进行开发的过程。典型 FPGA 的开发流程一般如图 2.2 所示，包括功能定义/器件选型、设计第 10 页 共 33 页 输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤 17。接下来谈谈其中的几个主要步骤。设计输入功能仿真综合优化综合后仿真实现与布局布线功能定义 / 器件选型时序仿真板级仿真与验证芯片编程与调试静态时序分
30、析逻辑仿真器逻辑综合器逻辑仿真器F P G A 厂家工具逻辑仿真器图 2.2 FPGA 的开发流程1、功能定义/器件选型在进行 FPGA 开发之前，首先要根据项目要求了解一下 FPGA 所要实现的功能，根据功能的复杂度选择速度等级和逻辑资源都合适的器件。同时还要考虑到器件的可扩展性。由于当前设计还没有完成，所以具体要消耗多少资源，还没有准确的数据，这时可以先粗略的选择一个器件，之后如发现不满足，可以再更换器件。2、 设计输入 设计输入就是将项目中的要求按照 FPGA 开发软件能够识别的形式表达出来的一个过程。常用的输入方法有硬件描述语言和原理图等。业界首推用硬件描述语言来描述设计，这是因为硬件描述语言描述的系统不受开发平台的限制，可以在各个厂家的开发平台上实现无缝移植，并且硬件描述语言的功能强大，方便进行
