1、 草鱼 草鱼 草鱼 草鱼 实 草鱼习 草鱼报 草鱼告 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 院 草鱼系 ： p ork电气信息工程系 草鱼 专 草鱼业 ： p ork电子科学与技术 草鱼 姓 草鱼名 ： p ork 草鱼 草鱼 草 鱼草鱼 学 草鱼号 ： p ork草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草 鱼草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼年 草鱼
2、月 草鱼日 草鱼 草鱼 草鱼 实习报告评语 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 等 草鱼 草鱼级 ： p ork 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草 鱼草鱼 评阅人 ： p ork 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草 鱼草鱼 职 草鱼 草鱼称 ： p ork 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草 鱼草鱼 草鱼 年
3、 草鱼 草鱼 草鱼月 草鱼 草鱼 草鱼日 草鱼 草鱼 实习报告 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 实习目的（内容） ： porkEDA课程设计 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼基于 FPGA设计的出租车计价器 草鱼 实习时间 ： p ork 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼自 草鱼5 草鱼月 草鱼7 草鱼日 草鱼至 草鱼5 草鱼月 草鱼20 草鱼日 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草
4、鱼 草鱼 草鱼 草鱼 草鱼 草鱼共 草鱼14 草鱼天 。 草鱼草鱼 实习地点 ： p ork 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草 鱼草鱼 实习单位 ： p ork 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 指导老师 ： p ork 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 目录 草鱼 摘要 4 草鱼 1.引言 : 4 草鱼 2.系统规范 ： p ork 5 草鱼 2.1 出租车计价器的要求 ： p ork 5 草鱼 2.2 系统 原理 图 ： p ork 5 草鱼 3.各模块设计 ： p ork 6 草鱼 3.1 分频模块 ： p or
5、k 6 草鱼 3.1.1计数器的分频模块 ： p ork 6 草鱼 3.1.3计数器的分频模块 VerilogHDL 源代码 ： p ork 6 草鱼 3.1.4数码管的分频模块 ： p ork 7 草鱼 3.1.5具体框图 ： p ork 7 草鱼 3.1.6数码管的分频模块 VerilogHDL 源代码 ： p ork 7 草鱼 3.1.7数码管的分频模块 的仿真结果 ： p ork 7 草鱼 3.2 计程模块 ： p ork 8 草鱼 3.2.1计程模块的框图 ： p ork 8 草鱼 3.2.2计程模块的 VerilogHDL 源代码 ： p ork 8 草鱼 3.2.3计程模块的仿真
6、结果 ： p ork 10 草鱼 3.3 计时模块 ： p ork 10 草鱼 3.3.1计时模块的框图 ： p ork 10 草鱼 3.3.2计时模块的 VerilogHDL 源代码 ： p ork 10 草鱼 3.3.3 计时模块的仿真结果 ： p ork 12 草鱼 3.4 控制模块 ： p ork 13 草鱼 3.4.1控制模块的框图 ： p ork 13 草鱼 3.4.2控制模块的 VerilogHDL 源代码 ： p ork 13 草鱼 3.4.3 控制模块的仿真结果 ： p ork 13 草鱼 3.5 计 费模块 : 14 草鱼 3.5.1 计费模块的框图 ： p ork 15
7、草鱼 3.5.2 计费模块的 VerilogHDL 源代码 ： p ork 15 草鱼 3.5.3 计费模块的仿真结果 ： p ork 15 草鱼 3.6 数码管显示模块 ： p ork 16 草鱼 3.6.1 数码管显示模块的框图 ： p ork 16 草鱼 3.6.2 数码管显示的 VerilogHDL 源代码 ： p ork 16 草鱼 3.7 顶层模块 ： p ork 18 草鱼 3.7.1 顶层模块的 VerilogHDL 源代码 ： p ork 18 草鱼 4.综合 ： p ork 19 草鱼 4.1 草鱼 Quartus 草鱼 II 软件综合的报表 ： pork 19 草鱼 4.
8、2 综合的 RTL 级电路 ： p ork 19 草鱼 4.3 引脚锁定表 ： p ork 19 草鱼 4.4 验证实物照片 ： p ork 19 草鱼 5.结束语 ： p ork 20 草鱼 6.参考文献 : 20 草鱼 草鱼 基于 FPGA 的出租车计价器设计 草鱼 摘要 草鱼 介绍了出租车计费器系统的组 成及工作原理 ， 鲤鱼 简述了在 EDA 平台上用FPGA 器件构成该数字系统的设计思想和实现过程 。 草鱼 论述了计程模块 ，鲤鱼 计费模块 ， 鲤鱼 计时模块 ， 鲤鱼 译码动态扫描模块等的设计方法与技巧 。 草鱼 草鱼草鱼 1引言 :草鱼 随着 EDA 技术的高速发展 ， 鲤鱼 电
9、子系统的设计技术发生了深刻的变化 ，鲤鱼 大规模可编程逻辑器件 CPLD FPGA 的出现 ， 鲤鱼 给设计人员带来了诸多方便 。 草鱼 利用它进行产品开发 ， 鲤鱼 不仅成本低 、 pork周期短 、 pork可靠性高 ， 鲤鱼 而且具有完全的知识产权 。 草鱼 本文介绍了一个以 Altera 公司可编程逻辑芯片 cyclone2 系列的 EP2C35F672C8 的 FPGA 芯片 为控制核心 、 p ork附加一定外围电路组成的出租车计费器系统 。 草鱼 随着社会的不断进步 ， 鲤鱼 人们生活水平的不断提高 ， 鲤鱼 出租车逐渐成为人们日常生活不可缺少的交通工具 。 草鱼 而计价器作为出
10、租车的一个重要组成部分 ， 鲤鱼 关系着出租车司机和乘客双方利益 ， 鲤鱼 起着重要的作用 ， 鲤鱼 因而出租车计价器的发展非常迅猛 。草鱼 草鱼 2系统 设计 ： p ork草鱼 2.1 出租车计价器的要求 ： pork草鱼 行程 3公里内（包括 3 公里） ， 鲤鱼 且等待累计时间 2分钟内（包括 2分钟） ， 鲤鱼 起步费为 6.0 元 ； pork草鱼 3公里外（不包括 3公里）以每公里 1.0 元 ， 鲤鱼 等待累计时间 2分钟外（不包括 2分钟）以每分钟以 1.0 元计费 。 草鱼草鱼 能显示行驶公里数 、 p ork等待累计时间和最后的总费用 。 草鱼 草鱼 本计费器的显示范围为
11、 0 99 元 ， 鲤鱼 计价分辨率为 1元 ； pork计程器显示范围为 0 99 公里 ， 鲤鱼 分辨率为 1 公里 ； pork计时器的显示范围是分钟的显示范围是 0 99, 草鱼 辨率为 1 分钟 。 草鱼 秒的显示范围是 0 59。 草鱼 分 辨率为 1秒 。 草鱼草鱼 草鱼 2.2 草鱼 系统 原理 图 ： pork草鱼 出租车的一般计费过程为 ： pork出租车载客后 ， 鲤鱼 启动计费器 ， 鲤鱼 整个系统开始运行 ， 鲤鱼 里程计数器和时间计数器从 0开始计数 ， 鲤鱼 费用计数器从 6开始计算 。 草鱼 再根据行驶里程或停止等待的时间按以上的标准计费 。 草鱼 若在行驶状态
12、 ， 鲤鱼 则计程器开始 累 加计数 ， 鲤鱼 当路程超过 3公里后 ， 鲤鱼 计费器以每公里 1元累加 。 草鱼 若出租车停止等待状态 ， 鲤鱼 则计时器开始 累 加计数 ，鲤鱼 当时间超过 2分钟后 ， 鲤鱼 计费器以每分钟 1 元累加 。 草鱼 出租车到达目的地停止后 ， 鲤鱼 停止计费器 ， 鲤鱼 显示总费用 。 草鱼草鱼 根据出租车计费器的工作过程 ， 鲤鱼 本系统采用分层次 、 pork分模块 的方式设计 ， 鲤鱼 其系统 原理图 如下所示 。 草鱼 其中行驶路程计数模块 、 pork等待时间计数模块和计费模块 ， 鲤鱼 用来统计路程 、 pork等待时间和总费用 ， 鲤鱼 控制模
13、块是用来控制计费模块 ， 鲤鱼 数码管显示模块用来显示行驶的公里数 、 pork等待累计时间和总费用等信息 。 草鱼 系统 原理图 如下所示 ： pork草鱼 V C Cres et IN P U TV C Cs t art IN P U Tdig 7. . 0O U T P U Ts eg 7. . 0O U T P U Tc lk _5 0Mres etc lk 0div 0ins tc lk _50Mres etc lk 1div 1ins t 1c lk 0s t artres etdis t anc e 7. . 0dis t anc e_en abledis t anc eins
14、t 2c lk 0res ets t arts 7. . 0m 7. . 0t im e_en abletmins t 3s t artdis t an c e_ en ab let im e_ en ab les ele c t _c lkc on t rolins t 4s elec t _c lkres etc lk 0m oney 7. . 0m oneyins t 5c lk 1dis t an c e 7. . 0s 7. . 0m 7. . 0m on ey 7. . 0dig 7. . 0s eg 7. . 0ledins t 6V C CC LK _5 0M IN P U T
15、草鱼 草鱼 3 草鱼 .各模块设计 ： pork草鱼 本系统采用层次化 、 pork模块化的设计方法 ， 鲤鱼 设计顺序为自下向上 。 草鱼 首先实现系统框图中的各子模块 ， 鲤鱼 然后由顶层模块调用各子模块来完成整个系统 。 草鱼 为了便于显示 ， 鲤鱼 这 里的路程 、 pork时间和费用计数器均用十六进制表示 。 草鱼草鱼 3.1 分频模块 ： pork草鱼 3.1.1 计数器的分频模块 ： p ork草鱼 3.1.2 草鱼 计数器的分频模块 具体框图 ： pork草鱼 cl k _ 5 0 Mr e se tcl k 0d i v 0 :u 0草鱼 此模块的功能是对总的时钟进行分频 ，
16、 鲤鱼 分出的频率是让计数器用的 ，鲤鱼 因为总的时钟是 50M 的 。 草鱼 设计该模块的时候用了一个 32 位的计数器 ，鲤鱼 当计数器计到 25.000.000 的时候产生时钟 。 草鱼草鱼 草鱼 3.1.3 草鱼 计数器的 分频模块 VerilogHDL 源代码 ： pork草鱼 module 草鱼 div0(clk_50M,clk0,reset);pork/ 草鱼 端口的定义 草鱼 input 草鱼 clk_50M,reset;pork/ 草鱼 总的时钟是 50M草鱼 output 草鱼 clk0;pork/分频后输出的时钟 草鱼草鱼 reg 草鱼 clk0;pork草鱼 reg 草
17、鱼 31:0 草鱼 count;pork/32 位的计数器 草鱼 always 草鱼 (posedge 草鱼 clk_50M 草鱼 or 草鱼 negedge 草鱼 reset)/异步复位 草鱼 begin 草鱼 草鱼 草鱼 草鱼 草鱼 if(!reset)草 鱼 草鱼 草鱼 草鱼 草鱼 草鱼 begin草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 clk08d2)/ 草鱼 大于公里三的时候 草鱼 草鱼 草鱼 草鱼 草鱼 begin草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 distance_enable=1d1;pork/输出 distance_enable 信号 草鱼 草
18、鱼 草鱼 草鱼 草鱼 end草鱼 end/end 草鱼 always草鱼 endmodule/结束计程模块 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 3.2.3 计程模块的仿真结果 ： p ork草鱼 草鱼 从波形图可以看出在时钟的控制下 ， 鲤鱼 当 reset 为高电平且 start 为高电平的时候 distance 开始计数 ， 鲤鱼 当计到大于三的时候输出了distancedistance_enable 为高电平 。 草鱼草鱼 草鱼 3.3 计时模块 ： pork草鱼 3.3.1 计时模块的框图 ： p ork草鱼 c l k 0r e s e ts ta r tti m e _ e n a
19、 b l es 7 .0 m 7 .0 tm :u 4草鱼 此模块用于计算停车等待的时间 。 草鱼 在出租车行进中 ， 鲤鱼 如果车辆停止等待 ， 鲤鱼 计数器则在 1Hz 信号 clk 的上升沿 进行加计数 ， 鲤鱼 每 60次产生进位脉冲使分钟计数器位进行加计数 ， 鲤鱼 当累计等待时间超过 2（ 不包括2 分钟 ） 分钟时 ， 鲤鱼 输出标志 time_enable 正脉冲信号 。 草鱼草鱼 草鱼 3.3.2 草鱼 计时模块的 VerilogHDL 源代码 ： pork草鱼 module 草鱼 tm(clk0,reset,start,s,m,time_enable);pork/ 草鱼 端口的定义 草鱼 input 草鱼 clk0,reset,start;pork草鱼 output 草鱼 7:0 草鱼 s;pork/输出的秒 草鱼 output 草鱼 7:0 草鱼 m;pork/输出的分 草鱼 output 草鱼 time_enable;pork/输出的控制计费的信号 草鱼 reg 草鱼 7:0 草鱼 s;pork草鱼
