1、第二章 逻辑门电路 1.有一分立元件门电路如图 P2.1 ( a ) 所示，歌输入端控制信号如图 p2.1 ( b ) 所示 .。请对应图 ( b ) 画出输出电压 0V(F) 的波形。 ( a ) 图 P2.1 解 :F ABC D 2. 对应图 P2.2 所示的电路及输入信号波形画出 1F 、 2F 、 3F 、 4F 的波形。 A +3V 0 t 3V B +3V 0 t 3V C +5V 0 t D +3V 0 t F +3V 0 t 图 P2.1 ( b ) F 为图 P2.A1 图 P2.2 ( a ) 解 : 1F ab 2F b c b c 3F (a b c) ad 4F b
2、 c d b c b c d F1, F2, F3, F4为图 P2.2A 3.试分析图 P2.3 所示电路的逻辑功能 ,列出真值表 . a b c d F1 图 P2.2. ( b ) F2 F3 F4 ( a ) ( b ) 图 P2.3 解 : 图 P2.3 ( a ) F AB CD 图 P2.3 ( b ) F A B 4. 电路如图 P2.4 所示，为使其完成 C=1 时， FB ，电路应如何改动。 解 : 当 C=1 时，三态门呈高阻状态，相当于断开，或非门对应输入端悬空相当于 ”1”所示F B 1 0 ，为使其完成 FB 应在三态门输入端接一个 offRR 的电阻即可 ,电路图
3、如图 P2.A4 所示 图 P2.4 图 P2.A4 5. 输入波形如图 P2.5 ( b ) 所示，试画出 P2.5 ( a ) 所示逻辑门的输出波形 ( a ) ( b ) 图 P2.5 F1,F2为 图 P2.A5 解 : 1F A B C = 1 时， 2F 为高阻状态， C = 0 时， 2F AB 6. 改正图 P2.6 所 示 TTL 电路中的错误 A B F 0 0 0 0 1 1 1 0 1 1 1 0 A B C F1 F2 高阻 高阻 1F AB(a) 2F A B(b) 3F AB(c) 4F A B(d) 图 P2.6 解 : (a) 三极管基极应加接基极电阻 BR
4、.否则与非门输出高电平 3.6V时，将三极管损坏。 (b) TTL 非门的输出端不能并联 ,应换为集电极开路门。 (c) 输入端所接电阻 offR 200 R ，相当于 ”0”，使 3F =1，必须使 offRR ，如取R 5K (d) 输入端所接电阻 onR 5K R相当于 ”1”，使 4F1 ，必须使 offRR ，如取R 100，相当于 ”0”，这时 4F A B 7. 电路如图 P2.7 ( a ) ( f ) 所示 ,已知输入信号 A， B波形如图 P2.7 ( g ) 所示，试画出各个电路输入电压波形。 ( a ) ( b ) ( f ) ( d ) ( e ) ( f ) ( )
5、 图 P2.7 A B 解 : 1F AB 0 1 23456F AB 1ABF AB 0 1F A B 0 1F A 0 B 1BF A 0 A 图 P2.A7 8. 电路及输入波形如图 P2.8 ( a )， ( b ) 所示，试按 A、 B、 C 及 1 2 3x,x ,x 的波形画出输出波形。 图 P2.8 ( a ) 图 P5.A5 (2) 图 P2.8 F 为图 P2.A8 解 : A B F1 “1” F2 F3 “1” F4 “1” F5 F6 A 0 B 0 C 0 X 0 X 0 X 0 F 0 1 2 3x 1, x x 0 , F A B 2 1 3x 1, x x 0
6、 , F B C 3 1 2x 1 , x x 0 , F C 1 C 画出下如图 P2.A8 所示 9. CMOS 电路如图 P2.9 ( a ) 所示，已知输入 A， B及控制端 C 的波形如图 P2.9 ( b )所示，试画出 Q 端的波形 . ( a ) ( b ) 图 P2.9 解 : 当 C = 0 时， C =1， 1TG 导通 , 2TG 截止， Q A B 当 C = 1 时 , C = 0, 1TG 截止 , 2TG 导通，这时 A = 0， Q =B 10. 分析图 P2.10 所示各电路的逻辑功能 ( a ) ( b ) 解 : (a) 1F ( B S D E ) A
7、 ( A G ) E F (b) 2F A B A B A B (c) 3F A B C D A B C D A B C D A B C Q ( c ) 图 P2.10 11. 在 CMOS 门电路中，有时采用图 P2.11 所示的方法扩展输入端。试分析图 P2.11 ( a ) (b)所示电路的逻辑功能，写出 F 的逻辑表达式。假定 DDV 10V ，二极管的正向导通压降DV 0.7V ，并说明这种扩展输入端得方法能否用于 TTL 电路及说明原因。 ( a ) ( b ) 图 P2.11 解 : (a) 1F ABCD 这种扩展输入端得方法不能用于 TTL 电路因为当扩展端 C、 D、 E
8、有低电平 0.3V时 ,对应的二极管导通，使与非门一个输入端低电位为 0.3V+0.7V=1V，若多射极管 1T 处于深饱和其集电极电压近似为 1V，是 2T 导电 , 4T 导电，输出低电平，因而逻辑关系错误，不正常工作。 (b) 2F A B C D E 这种扩展输入端的方法不适用于 TTL 电路因为当扩展端 C、 D、 E 均为低电平时，三个二极管均截止，或非门的一个对应输入端通过 100K 电阻接地，此时 2F A B 1 0 ，将输入信号 A,B封锁，电路工作不正常。 12. 试分析图 P2.12(a),(b)电路的逻辑功能，写出 y的逻辑表达式，图中门电路均为 CMOS门电路，本电
9、路能否用于 TTL 门电路 ,并说明原因。 ( a ) ( b ) 图 P2.12 解 : (a) 1y A B C D E F A B CD E F 本电路可以用于 TTL 电路 ,因与非门输入端有一个为 0.3V时，输出为 3.6V，此时 y 为3.6-0.7V=2.9V，在高电平许可范围内，当与非门输入全为 3.6V时，输出为 0.3V，此时二极管均截止， y = 0，为低 电位，因此高低电平在许可范围内，而二极管具有单向导电性，也不能出现 TTL 门输出端并联的情况，不会出现逻辑错误。 (b) 1y A B C D E F A B C D E F 可用于 TTL 门电路，原因同上 .
10、13. 试说明下列各种门电路中有哪些输出端可以并联使用： (1) 具有推拉式输出端的 TTL 门电路 ; (2) TTL 电路的 OC 门 ; (3) TTL 电路的三态门 ; (4) 普通的 CMOS 门 ; (5) 漏极开路的 CMOS 门 ; (6) CMOS 电路的三态门 . 解 : (1) 具有推拉式输出端的 TTL 门电路输出端不能并联，否则在一个门截止，一个门导通的情 况下会形成低阻通路，损坏器件。 (2) TTL 电路的 OC 门输出端可以并联 . (3) TTL 电路的三态门输出端可以并联 ,但每个门必须要分时工作 . (4) 普通的 CMOS 门输出端不能并联 . (5)
11、漏极开路的 CMOS 门输出端可以并联 . (6) CMOS 电路的三态门输出端可以并联 ,但每个门需分时工作 . 14. 试画出完成 F AB C的 CMOS 逻辑电路 . 解 : 图 P2.A14 CABCBAF 15. 如图 P2.13 所示电路中， 1G 是三态门， 2G 是普通 TTL 与非门，假定控制端 C 处于高电平，那么开关 K合上和断开时，三态门的输出电位 各为多少？而当控制端 C 处于低电平时，在 K合上和断开两种情况下，三态门时输出电位又是多少 ? 图 P2.13 解 : 当 C=1 时， 1G 门处于高阻状态，相当于输出端断开，因此在 K打开时，电压表指示为0，当 K合上时，量出 2G 门输入端电压 1.4V。 当 C=0 时 1G 门输出为 AB ，电压表指示取决于 A、 B 。 A、 B中有一个为 ”0” 则电压表为 3.6V，当 A = B = ”1” 时，电压表为 0.3V。
