1、试卷答案 第 0 页 （共 9 页）题目部分， （卷面共有 30 题，100 分，各大题标有题量和总分）一、选择题（10 小题，共 20 分）1、浮点数的表示范围和精度取决于（ ） 。A、阶码的位数和尾数的机器数形式；B、阶码的机器数形式和尾数的位数；C、阶码的位数和尾数的位数；D、阶码的机器数形式和尾数的机器数形式。答案：C2、存放欲执行指令的寄存器是（ ） 。A、MAR;B、PC;C、MDR;D、IR。答案：D3、 （ ）寻址对于实现程序浮动提供了较好的支持。A、间接寻址；B、变址寻址；C、相对寻址；D、直接寻址。答案：C4、在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于
2、（ ）A、同步控制；B、异步控制；C、联合控制；D、局部控制。答案：A5、当定点运算发生溢出时，应（ ） 。A、向左规格化；B、向右规格化；C、发出出错信息；D、舍入处理。答案：C6、某计算机字长是 32 位，它的存储容量是 64KB、按字编址，它的寻址范围是（ ） 。A、16KB：B、16K;C、32K;D、32KB。试卷答案 第 1 页 （共 9 页）答案：B7、下述说法中（ ）是正确的。A、EPROM 是可改写的，因而也是随机存储器的一种；B、EPROM 是可改写的，但它不能用作为随机存储器用：C、EPROM 只能改写一次，故不能作为随机存储器用；D、EPROM 是可改写的，但它能用作为
3、随机存储器用。答案：B8、某计算机字长是 32 位，它的存储容量是 256KB，按字编址，它的寻址范围是（ ）A、128K；B、64K；C、64KB：D、128KB。答案： B9、一个节拍信号的宽度是指（ ） 。A、指令周期：B、机器周期；C、时钟周期；D、存储周期。答案：C10、某一 RAM 芯片，其容量为 5128 位，除电源和接地端外，该芯片引出线的最少数目是（ ） 。A、21;B、17;C、19;D、20。答案：C二、判断题（10 小题，共 20 分）1、浮点数通常采用规格化数来表示，规格化数即指其尾数的第 1 位应为 0 的浮点数。 （ ）答案：2、在计算机中，所表示的数有时会发生溢
4、出，其根本原因是计算机的字长有限。 （ ）答案：3、浮点数的取值范围由阶码的位数决定，而浮点数的精度由尾数的位数决定（ ）答案：4、将补码的符号位改用多位来表示，就变成变形补码，一个用双符号位表示的变形补码 01.1010 是正数。 （ ）答案：试卷答案 第 2 页 （共 9 页）5、补码的符号位是数值的一部分。( )答案：6、若二进制正数为 10110011，则它的补码就是 10110011 ( )答案：7、在堆栈操作中，栈底位置是固定的，栈顶位置随着堆栈指针 SP 内容变化而浮动。( )答案：8、定字长指令格式是指各指令字长度都相等，故又称等字长指令格式；变字长指令格式是指各指令字长度可以
5、不等，故又称变长指令字结构。( )答案：9、转移类指令能改变指令执行顺序，因此，执行这类指令时，PC 和 SP 的值都将发生变化。( )答案：10、EPROM 中的内容一旦写入，就不能再抹去。( )答案：三、问答题（4 小题，共 20 分）1、简述浮点加减法的运算步骤，哪几步操作要考虑溢出问题? 答案：检查有无操作数为 0，有则简化操作。 对阶：将阶码小的调整到与阶码大的一致。 尾数加、减，本步应考虑加、减的结果是否产生了上溢或下溢（尾数溢出） 。 结果规格化，尾数右规，可能产生阶码上溢；尾数左规，可能产生阶码下溢。 2、已知带返转指令的含义如下图所示，写出机器在完成带返转指令时，取指阶段和执
6、行阶段所需的全部微操作命令及节拍安排。答案：取指阶段PC MAR，1 R 0TM（MAR） MDR,（PC）+1 PC（1 分）1 MDR IR，OP（IR） ID （1 分）2由图可见，带返转指令执行阶段需完成将返回地址 M+l，存入指令的地址码字段 K 所指试卷答案 第 3 页 （共 9 页）示的存储单元中，从 K+l 号单元开始才是子程序的真正内容，故执行阶段的微操作命令及节拍安排为：Ad（IR） MAR，1 W （1 分）0TPC MDR （1 分）1MDR M（MAR） ，Ad （IR）+1 PC （1 分）23、按序写出完成一条加法指令 ADD a（a 为主存地址）组合逻辑控制器所
7、发出的微操作命令及节拍安排。答案：组合逻辑控制器完成 ADD a 指令的微操作命令及节拍安排为：取指周期 （2 分）PC MAR, 1 R0TM（MAR） MDR, （PC ）+1 PC1 MDR IR, OP（IR） ID2执行周期（3 分）Ad（IR） MAR,1 R（即 a MAR）0TM（MAR） MDR1（ACC）+（MDR ） ACC24、按序写出完成一条加法指令 SUB （ 为主存地址）两种控制器所发出的微操作命令及节拍安排。答案：（8 分）组合逻辑控制器完成 SUB 指令的微操作命令及节拍安排为：取指周期（2 分）0TPCMAR,11()D(PC)+，2IOI，执行周期（2 分
8、）(即 )0TAd(IR)1R， MA1MD试卷答案 第 4 页 （共 9 页）2T(AC)(MDR)C微程序控制器完成 ADD 指令的微操作命令及节拍安排为：取指周期（2 分）0P1，1TAd(CDR)A2M(PC)+，3()4TDRI微地址形成部件5OP()CMAR执行周期（2 分）(即 )0TAd(I)1， 1CDR2M()3TAdA4(C)DRC+5四、分析计算题（2 小题，共 10 分）1、设机器数字长为 8 位（含一位符号位在内） ，若 A=+15，B=+24，求 并还原AB补成真值。答案：答： （1 分）1501,B240A（1 分）=0=补 补 补 ， ， ， ， ，B补 补
9、补则 ， ，试卷答案 第 5 页 （共 9 页）（1 分）0,，（1 分）=AB补 ，故 = 0001001= 9（1 分）2、设 ， ，试用变形补码计算 x+y。6x7y答案：答： （1 分）70.=0.6y，0.1,1XY补 补（2 分）此时，符号位为“01”，表示溢出，又因第一位符号位为“0”，表示结果的真正符号，故“01”表示正溢出。 （2 分）五、简答（3 小题，共 15 分）1、除了采用高速芯片外，分别指出存储器、运算器、控制器和 I/O 系统各自可采用什么方法提高机器速度，各举一例简要说明。答案：答：存储器：采用多体交叉存储器（2 分）运算器：采用快速进位链（1 分）控制器：采用
10、指令流水（1 分）I/O 系统：采用 DMA 方式（1 分）2、某机有五个中断源，按中断响应的优先顺序由高到低为 L0，L1，L2，L3，L4，现要求优先顺序改为 L3，L2，L4，L1，L0，写出各中断源的屏蔽字。中断源 屏蔽字0 1 2 3 4L0L1L2L3L4答案：（每写对一个屏蔽字 1 分）试卷答案 第 6 页 （共 9 页）设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源 0 屏 1 蔽字 2 3 4L0 1 0 0 0 0L1 1 1 0 0 0L2 1 1 1 0 1L3 1 1 1 1 1L4 1 1 0 0 13、某机主存容量为 4M 16 位，且存储字长等
11、于指令字长，若该机的指令系统具备 56 种操作。操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示） ；（3）一次间址的寻址范围（十进制表示） ；（4）相对寻址的位移量（十进制表示） 。答案：（1）一地址指令格式为（1 分）OP 操作码字段，共 6 位，可反映 56 种操作；M 寻址方式特征字段，共 3 位，可反映 5 种寻址方式；A 形式地址字段，共 16 6-3=7 位 （1 分）（2）直接寻址的最大范围为 =128 （1 分）72（3）由于存储字长为 16 位，故一次间址的寻址范围为 =
12、65536（1 分）162（4）相对寻址的位移量为 64+ 63（1 分）六、设计题（1 小题，共 15 分）1、设 CPU 有 16 根地址线，8 根数据线，并用 作访存控制信号（低电平有效） ，MREQ用 作读写控制信号（高电平为读，低电平为写） 。现有下列存储芯片：1K4 位WRRAM; 4K8 位 RAM; 8K8 位 RAM; 2K8 位 ROM; 4K8 位 ROM; 8K8 位 ROM 及74LS138 译码器和各种门电路，如图所示。画出 CPU 与存储器的连接图，要求试卷答案 第 7 页 （共 9 页）74138 译码器（1）主存地址空间分配：6000H67FFH 为系统程序区；6800H6BFFH 为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详细画出存储芯片的片选逻辑图。答案：答：（1）将 16 进制地址范围写成二进制地址码，并确定其总容量。 （2 分）（2）根据地址范围的容量以及该范围在计算机系统中的作用，选择存储芯片。由 6000H67FFH 系统程序区的范围，应选 1 片 2K 8 位的 ROM（1 分）由 6800H6BFFH 用户程序区的范围，应选 2 片 lK 4 位的 RAM 芯片（1 分）（3）存储芯片的片选逻辑图（6 分）试卷答案 第 8 页 （共 9 页）
