1、第三章 时序逻辑1.写出触发器的次态方程，并根据已给波形画出输出 Q 的波形。解： 1)(1cbann2. 说明由 RS 触发器组成的防抖动电路的工作原理，画出对应 输入输出波形解：3. 已知 JK 信号如图，请画出负边沿 JK 触发器的输出波形（设触发器的初态为0）4. 写出下图所示个触发器次态方程，指出 CP 脉冲到来时，触发器置“1”的条件。解：（1） ，若使触发器置“1” ，则 A、B 取值相异。BAD（2） ，若使触发器置“1” ，则 A、B 、C、D 取值为DCKJ奇数个 1。5.写出各触发器的次态方程，并按所给的 CP 信号，画出各触发器的输出波形（设初态为 0）解： 6. 设计
2、实现 8 位数据的串行并行转换器。CP QA QB QC QD QE QF QG QH 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 02 D0 1 0 0 0 0 0 03 D1 D0 1 0 0 0 0 04 D2 D1 D0 1 0 0 0 05 D3 D2 D1 D0 1 0 0 06 D4 D3 D2 D1 D0 1 0 07 D5 D4 D3 D2 D1 D0 1 08 D6 D5 D4 D3 D2 D1 D0 19 D7 D6 D5 D4 D3 D2 D1 D07. 分析下图所示同步计数电路解：先写出激励方程，然后求得状态方程 nnnnQ13121213状态
3、图如下：该计数器是循环码五进制计数器，可以自启动。8. 作出状态转移表和状态图，确定其输出序列。解：求得状态方程如下 nnnQ321213001 1001 10 10110故输出序列为：000119. 用 D 触发器构成按循环码(000001011111101100000)规律工作的六进制同步计数器解：先列出真值表，然后求得激励方程化简得：nnnnnQZ121002120nnnnD1210001 022逻辑电路图如下：10. 用 D 触发器设计 3 位二进制加法计数器，并画出波形图。解: 真值表如下Q2 Q01 0220Q1D DCPZ化简得： 012001 0122)(QZD11. 用下图所
4、示的电路结构构成五路脉冲分配器，试分别用简与非门电路及74LS138 集成译码器构成这个译码器，并画出连线图。解：先写出激励方程，然后求得状态方程 nnnnnn QQ3231312123得真值表得状态图若用与非门实现，译码器输出端的逻辑函数为： 234123120QYQY若用译码器 74LS138 实现,译码器输出端 的逻辑函数为：1234123211230QY12 若将下图接成 12 进制加法器，预置值应为多少？画出状态图及输出波形图。解：预置值应 C=0，B1，A1。0 01 0 1 01 11 0 74LS169QBCQD AD CBACOLDENPT0 1 CP U13. 分析下图所示
5、同步时序逻辑电路，作出状态转移表和状态图，说明它是Mealy 型电路还是 Moore 型电路以及电路的功能。解： 电路的状态方程和输出方程为：n nnnnQZQX21 212112 )()(该电路是 Moore 型电路。当 X=0 时，电路为模 4 加法计数器；当 X=1 时，电路为模 4 减法计数器14. 分析下图所示同步时序逻辑电路，作出状态转移表和状态图， 说明这个电路能对何种序列进行检测？解：电路的状态方程和输出方程为：01 / /10X= 0/ /0 0 1 Q2n+1 / Z2n 1由此可见，凡输入序列 “110”,输出就为“1” 。15. 作“101”序列信号检测器的状态表，凡收到输入序列 101 时，输出为 1 ；并规定检测的 101 序列不重叠。解： 根据题意分析，输入为二进制序列 x，输出为 Z；且电路应具有 3 个状态：S0、S1、S2。列状态图和状态表如下：16. 某计数器的波形如图示。解：（1）确定计数器的状态计数器循环中有 7 个状态。（2）真值表如下S0S0 S00/01/10/00/01/01/0 S1 / 0S1 / 0S0 / 1X =1X =0S0 / 0S2 / 0S0 / 0S0S1S2NS / ZPS
