1、复 习,第1章概述1.1计算机系统的基本组成及其层次结构 理解1.2计算机的体系结构、组成和实现 理解1.3计算机发展进步与拓展应用的历程 一般了解,复 习,第2章数字电路基础和计算机中的逻辑部件2.1数字电路基础 一般了解半导体材料和晶体二极管简介，2双极型三极管的结构及其伏安特性，MOS管的结构及其伏安特性2.2基本逻辑门和布尔代数知识基础 理解最基本的逻辑门电路，布尔代数知识基础2.3组合逻辑电路及其应用 重点掌握基本逻辑门，三态门，数据选择器，译码器和编码器，组合逻辑电路应用举例 2.4时序逻辑电路及其应用 重点掌握基本R|S触发器，D型触发器与寄存器、计数器器件，时序逻辑电路应用举例
2、2.5现场可编程器件及其应用 一般了解现场可编程器件概述，通用可编程器件GAL20V8的内部结构及其编程使用2.6几个专用功能器件和存储器芯片的引脚图 一般了解,复 习,第3章数据表示、数据运算算法和逻辑电路实现3.1数字化信息编码的概念和二进制编码知识 理解数字化信息编码的概念，二进制编码和码制转换，检错纠错码 3.2数据表示常用的信息编码 重点掌握逻辑类型数据的表示，字符类型数据的表示，数值类型数据的表示3.3二进制数值数据的编码与运算算法 重点掌握原码、反码、补码的定义，补码加、减运算规则和电路实现，原码一位乘法的实现算法和电路实现，原码一位除法的实现算法和电路实现，补码一位乘法、除法和
3、其他快速乘除法的实现思路,复 习,第4章计算机中的运算器部件4.1运算器部件概述 理解4.2定点运算器部件的功能、组成与设计 重点掌握定点运算器部件概述，位片结构的运算器芯片Am2901，教学计算机运算器的设计与实现实例4.3浮点运算与浮点运算器 一般了解浮点数的运算规则，浮点运算器举例 4.4当前流行的计算机中的运算器部件概述 一般了解,复 习,第5章指令、指令系统和汇编语言程序设计5.1指令格式和指令系统概述 重点掌握操作码的组织与编码，有关操作数的个数、来源、去向和地址安排，关于指令的分类5.2寻址方式概述与应用实例 重点掌握基本寻址方式概述，寻址方式应用举例5.3指令系统和汇编语言程序
4、设计举例 理解教学计算机的指令系统说明，教学计算机的汇编程序设计举例,复 习,第6章计算机的控制器部件6.1控制器的功能、组成与指令执行步骤 重点掌握控制器部件的功能及其组成，指令的执行步骤6.2硬连线控制器部件 重点掌握硬连线控制器的组成和运行原理简介，教学计算机的硬连线控制器的组成、设计与实现实例6.3微程序控制器部件 重点掌握微程序控制器的基本组成和工作原理，微程序设计中的下地址形成逻辑的硬件技术，教学计算机微程序控制器的组成、设计与实现实例,复 习,第7章多级结构的存储器系统概述和主存储器7.1多级结构的存储器系统概述 理解7.2主存储器部件的组成与设计 重点掌握主存储器概述，动态存储
5、器的记忆原理和读写过程，静态存储器的存储原理和芯片内部结构7.3教学计算机的内存储器实例 理解7.4提高存储器系统性能的可行途径 理解,复 习,第8章高速缓冲存储器和虚拟存储器8.1高速缓冲存储器 重点掌握高速缓冲存储器的运行原理，高速缓冲存储器的3种映像方式，高速缓冲存储器使用中的几个问题8.2虚拟存储器部件 重点掌握虚拟存储器概述，段式存储管理，页式存储管理,复 习,第9章辅助存储器设备与磁盘阵列技术9.1外部存储设备概述 理解9.2磁盘设备的组成与运行原理 一般了解9.3光盘设备的组成与运行原理 一般了解9.4磁盘阵列技术与容错支持 一般了解,复 习,第10章输入输出设备10.1输入输出
6、设备概述 理解设备简介，点阵式设备运行原理概述，10.2显示器设备的组成和运行原理 重点掌握显示器设备概述，CRT阴极射线管的组成和运行原理，CRT字符显示器的组成和运行原理，CRT图形显示器，液晶显示器的组成和运行原理，计算机终端10.3打印机设备的组成与运行原理 重点掌握针式打印机的组成及其打印过程，喷墨打印机的组成及其打印过程，激光打印机的组成及其打印过程10.4计算机的输入设备 重点掌握计算机键盘的组成和运行原理，鼠标设备,复 习,第11章输入输出系统11.1计算机输入输出系统概述 理解11.2计算机总线的功能与组成 重点掌握计算机总线概述，计算机总线构成，总线仲裁和数据传输控制，教学
7、计算机的总线系统实例11.3输入输出接口概述 重点掌握计算机输入输出接口的基本功能，通用可编程接口的一般组成，串行接口实例11.4常用的输入输出方式概述 重点掌握常用的输入输出方式，中断的概念和中断处理过程，DMA的概念和DMA处理过程,复 习,第12章流水线技术12.1流水线的基本概念 理解流水线简介，流水线的表示方法，流水线的特点，流水线的分类方法12.2流水线的性能指标 理解流水线的吞吐率，流水线的加速比，流水线的效率，流水线的最佳段数12.3DLX指令集与DLX流水线 一般了解DLX指令集结构介绍，DLX的一种简单实现，DLX流水线的实现原理12.4流水线中的相关问题 理解结构相关，数
8、据相关，控制相关，12.5指令级并行技术 一般了解基本概念，多指令发射技术,复 习,第13章并行计算机体系结构13.1计算机体系结构概述 理解计算机体系结构的发展，计算机体系结构的分类13.2并行计算机系统概述 一般了解并行计算机系统分类，并行性、可扩展性和可编程性，13.3并行计算机系统的设计问题 理解并行计算机系统的互联网络，并行计算机系统的性能问题，并行计算机系统的软件问题13.4SIMD计算机简介 一般了解阵列处理机，向量处理机13.5共享内存的多处理机系统 一般了解一致性内存访问的UMA多处理机系统，非一致性内存访问的NUMA多处理机系统13.6基于消息传递的多计算机系统 一般了解大
9、规模并行处理机，工作站集群，消息传递软件包,逻辑加运算,逻辑或用运算符号“+”表示运算规则0+0=00+1=11+0=11+1=1真值表,逻辑乘运算,逻辑与用运算符号“”表示运算规则：00=001=010=011=1真值表：,逻辑非运算,将1变成0，将0变成1。表示为真值表,运算法则,运算法则,例:写出下列真值表的逻辑表达式,答：,基本门电路,门电路实现逻辑运算的数字电路输入端和输出端有两种状态分别表示逻辑1和逻辑0。MOS场效应晶体管,基本的门电路符号,三态门,高阻状态输出控制功能,三态门的用途,直接连接到公共信号线路总线,双向连接总线,逻辑门电路的分类,组合逻辑电路不具备记忆功能建立在简单
10、逻辑门基础上可以用真值表和逻辑表达式表示时序逻辑电路具有记忆功能电路的输出取决于输入状况和电路的状态建立在触发器的基础上寄存器计数器,触发器,一种具有记忆功能的电路有两个稳定的电路状态建立在R-S锁存器(latch)的基础上,半加器,分为半加器和全加器两种半加器有两个输入端和两个输出端半加器的逻辑表达式：,全加器,进位输入Ci，进位输出Co。逻辑表达式：,寄存器（Register）,由多个D触发器构成可以存放一个完整的二进制数据通常用一个名字表示如R1、R2对寄存器内容的操作移位、计数、清除、装入,寄存器的数据传输,并行输入并行输出R1R2R2R1,R1,R2,编码器,编码的信息与译码的信息2
11、n个输入信号的编码器有n个输出信号输入信号中只有一个是有效的电平,译码器,n个输入信号的译码器有2n个输出信号每个输出信号对应于n个输入信号的一种编码输出信号中只有一个处于有效状态通常还有一个输出许可信号（EN）,数据选择器,根据选择信号从多个输入端中选择一个作为输出有n个选择信号的数据选择器从2n个输入数据线中选择一个作为输出逻辑表达式：功能表,计算机的硬件结构,基本概念,ALU存储器（读、写、访问）容量（字、字节）字长指令程序CPU主机总线,计算机系统结构概论,一、概念计算机实现Implementation器件选择，机械、封装、印板、机箱、电源、冷却设计计算机组成Organization逻
12、辑设计计算机系统结构Architecture外特性设计,系统结构的研究范围,新型系统结构设计并行性数据流推理机神经网性能成本评价运算速度存储容量I/O带宽,外特性指令系统数据表示寻址方式寄存器集界面设计确定硬件功能,数制,二进制数采用2个计数符号计数规则：逢2进一一个n位的二进制数x0 x1xn-2 xn-1代表的数值为：x0*2n-1 + x1 * 2n-2 + + xn-2 * 21 + xn-1 * 20,数制转换,将二进制数转换成八进制数从小数点的位置开始每三位一组分别转换成相应的八进制数的计数符号不足三位时补0将二进制数转换成十六进制数四位一组进行转换例0010101102=1268
13、=5616,数制转换,将八进制数转换成二进制数从小数点的位置开始每一位八进制数分别转换成三位二进制数将十六进制数转换成二进制数十进制数转换成二进制数整数部分采用除2取余法小数部分采用乘2取整法x02n-1 + x12n-2 + + xn-221 + xn-120,将1810表示成二进制数,解：根据上述转换方法的转换过程为： 18 90(18除以2得9，余0) 41(9除以2得4，余1) 20(4除以2得2，余0) 10(2除以2得1，余0) 01(1除以2得0，余1)可得到结果为10010,将十进制数0.81转换成二进制数,解：转换的过程是： 0.81 1. 62 取1(0.81乘以2得1.6
14、2) 1.24 取1(0.62乘以2得1.24) 0.48 取0(0.24乘以2得0.48) 0.96 取0(0.48乘以2得0.96) 1.92 取1(0.96乘以2得1.92)得结果为0.11001,机器数计算机中表示的二进制数据真值一个机器数所代表的实际数值定点数定点整数定点小数,定点数的编码,机器数,无符号数半字、字、双倍字、四倍字有符号数原码、反码、补码、移码1位符号位,原码表示法,编码方法符号位加数值位正数符号位为0负数符号位为1求值方法x = (-1)x0(x12n-1 + xn-12 + xn)数值范围-2n +1 x 2n -1,原码表示法,零有两种表示方式例 设x=1010
15、，y= -1010，求x原和y原解：x原=01010y原=11010例 设x=0.1010，y= -0.1010，求x原和y原解：x原=0.1010y原=1.1010,补码表示法,补码编码0010 - 0011 = 1111，表示负1符号位零的表示数据表示范围：-2n x 2n -1编码方法一正数的补码在其二进制代码前加上符号位0负数的补码是将二进制代码前加0后按位取反，然后在最低位上加1。,反码表示法,编码方法正数的反码与原码相同负数的反码是将二进制位按位取反数值范围-2n +1 x 2n -1定点小数-1 + 2-n x 1-2-n零有两个编码：0000和1111,反码表示法,例 设x=1
16、010，y= -1010，求x反和y反。解：x反=01010y反=10101,移码表示法,编码方法x移 = 2n +x数值范围-2n x 2n - 1符号位：1表示正号，0代表负号0有惟一的编码保持了数据原有的大小顺序定点小数没有移码定义,移码表示法,例 设x=1010，y= -1010，求x移和y移。解：x移=10000+1010=11010y移=10000+(-1010)=100000-01010=00110,二-十进制编码,直接在计算机中表示十进制数编码的方法对每一位十进制数用四个二进制位编码表示BCD码(binary coded decimal)用4位编码中的剩余6个代码表示符号编码方
17、案8421编码2421编码余3码(excess-3 code)格雷码(Gray code),非数值数据的编码,1. 西文字符的编码ASCII码2. 汉字的编码输入码数字编码、拼音码和字形码机内码用于汉字信息存储、交换、检索等操作,检错码和纠错码,能够发现某些错误或具有自动纠错能力的数据编码在代码中增加冗余位以使代码具有某种特征分组码卷积码,奇偶校验码,奇校验：xk+1 = x1 + x2 + + xk + 1 mod 2偶校验：xk+1 = x1 + x2 + + xk mod 2例：偶校验0000 000000001 000110010 00101,定点数的加减运算,一、补码加法根据补码加法
18、公式，补码可以直接相加。x补 + y补 = x+y补 (mod 2)二、补码减法根据补码减法公式，补码可以直接相减。x-y补 = x补 - y补= x补 + -y补 (mod 2),定点数的加减运算例子,例 x=0.1010，y= -0.0011，用补码的加法求x+y。解：x补=0.1010，y补=1.1101x补 + y补 = 0.1010 + 1.1101 = 0.0111x+y = 0.0111例 x = 0.1001，y = -0.0011，用补码的减法求x-y。解：x补=0.1001，y补=1.1101，-y补=0.0011x补 - y补 = x补 + -y补 = 0.1001 +
19、0.0011 = 0.1100x-y = 0.1100,加减运算电路,逻辑运算,按位运算：分别考虑每一位信息按位的逻辑与、逻辑或、逻辑非例：x=10100001，y=10011011 x+y=10111011xy=10000001,逻辑运算,移位运算算术移位逻辑移位循环移位左移右移,运算器中的寄存器组,单端口寄存器组,运算器中的寄存器组,多端口寄存器组,存储器芯片分类,RAMSRAMStatic random access memoryDRAMDynamic random access memoryROMRead only memory,静态存储器芯片,动态存储器芯片,存储器的基本组织,位扩展
20、,芯片的地址线数：18存储器的结构256Kx32容量：1MBCPU的有效地址位数：20位字节地址,0,0,1,2,3,4,5,6,7,1,2,8,9,10,11,256kx1,256kx1,256kx1,字扩展,字位扩展,例 设有一个具有20位地址和8位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由256K1位的RAM芯片组成，需要多少片芯片？(3) 需要多少位地址作为芯片选择？解：(1) 存储器的容量为220B=1MB(2) 需要的芯片数为84=32片(3) 4倍字扩展需要log24=2条地址线作为芯片选择地址线中的18位用于作为各芯片的地址信号,。,例 设有若干
21、片256K8位的SRAM芯片，采用字扩展方法构成2048KB的存储器，问(1) 需要多少片RAM芯片？(2) 该存储器需要多少地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。(4) 给出地址译码器的逻辑表达式。解：(1) 需要2048K/256K = 8片SRAM芯片；(2) 需要21条地址线，高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。(3) 该存储器与CPU连接的结构图如下：,例 设有若干片256K8位的SRAM芯片，采用字扩展方法构成2048KB的存储器，问(1) 需要多少片RAM芯片？(2) 该存储器
22、需要多少地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。(4) 给出地址译码器的逻辑表达式。,例 某计算机的主存地址空间中，从地址000016到3FFF16为ROM存储区域，从400016到5FFF16为保留地址区域，暂时不用，从600016到FFFF16为RAM地址区域。RAM的控制信号为CS#和WE#，CPU的地址线为A15A0，数据线为8位的线路D7D0，控制信号有读写控制R/W#和访存请求MREQ#，要求：(1) 画出地址译码方案(2) 如果ROM和RAM存储器芯片都采用8K1的芯片，试画出存储器与CPU的连接图。
23、(3) 如果ROM存储器芯片采用8K8的芯片，RAM存储器芯片采用4K8的芯片，试画出存储器与CPU的连接图。(4) 如果ROM存储器芯片采用16K8的芯片，RAM存储器芯片采用8K8的芯片，试画出存储器与CPU的连接图。,(1) 画出地址译码方案,解：(1),(2) 如果ROM和RAM存储器芯片都采用8K1的芯片，试画出存储器与CPU的连接图。解： (2) 8KB的存储区域可以用8片存储器芯片构成一组实现。8K1的存储器芯片的地址线需要13条，即A120。,(3) 如果ROM存储器芯片采用8K8的芯片，RAM存储器芯片采用4K8的芯片，试画出存储器与CPU的连接图。解：（3）,(4) 如果R
24、OM存储器芯片采用16K8的芯片，RAM存储器芯片采用8K8的芯片，试画出存储器与CPU的连接图。解：（4）,例 某计算机系统的主存采用32位字节地址空间和64位数据线访问存储器，若使用64M位的DRAM芯片组成该机所允许的最大主存空间，并采用内存条的形式，问：(1) 若每个内存条为64M32位，共需多少内存条？(2) 每个内存条内共有多少片DRAM芯片？(3) 主存共需多少DRAM芯片？(4) CPU如何有选择地访问各内存条？解：(1) 主存最大空间为232=4GB，每个内存条的容量为644B = 256MB，主存需要的内存条数量为4GB/256MB=16条。(2) 每个芯片的容量为8MB，
25、内存条需要的芯片数量为256MB/8MB = 32片。(3) 整个主存需要的内存芯片数量是1632=512片。(4) 由于CPU字长为64位，内存条需要进行位扩展，即2个32位的内存条构成一组64位的存储单元组，16个内存条构成8组，为选择这8组内存条，CPU地址中需要用最高3位地址作为产生选择信号的地址码。,存储器的工作周期,SRAM时序,读周期：地址有效CS有效数据输出CS复位地址撤销写周期：地址有效CS有效数据有效CS复位（数据输入）地址撤销,提高存储器工作速度的技术,速度指标周期时间访问时间吞吐率（带宽）提高速度的技术1. 芯片技术2. 结构技术,访存的局部性,访存局部性时间局部性空间
26、局部性层次化结构cache主存辅存,Cache,基本概念命中、命中率、失效、失效率、块、命中访问时间、失效访问时间(miss penalty),Cache,设计问题地址映象替换策略更新策略容量,地址映象与变换1. 直接映象,1. 直接映象（续）,块地址的概念存储容量、块数、块容量与地址格式中区号、块号、块内地址位数的关系。,访问cache,1. 直接映象（续）,例 设有一个cache的容量为2K字，每个块为16字，求(1) 该cache可容纳多少个块？(2) 如果主存的容量是256K字，则有多少个块？(3) 主存的地址有多少位？cache地址有多少位？(4) 在直接映像方式下，主存中的第i块映
27、像到cache中哪一个块中？(5) 进行地址映像时，存储器的地址分成哪几段？各段分别有多少位？解：(1) cache中有2048/16=128个块。(2) 主存有256K/16=16384个块。(3) 主存容量为256K=218字，字地址有18位。cache容量为2K=211字，字地址为11位。(4) 在直接映像方式下，主存中的第i块映像到cache中第 i mod 128个块中。(5) 区号7位，块号为7位，块内字地址为4位。,区号,块号,块内地址,11,4,18,2. 全相联映像,2. 全相联映像（续）,N = 区内块数，阴影区表示查找范围,全相联映像的实现,2. 全相联映像（续）,3.
28、组相联映像,n路组相联：组内有n块,3. 组相联映像（续）,N = 区内块数，阴影区表示查找范围，根据组号在块表中寻找组，组内相联查找。,组相联映像的实现,区号,组号,块号,块内,组相联映像的实现,3. 组相联映像（续）,例：设有8个块，分成2个组,3. 组相联映像（续）,例：设有8个块，分成4个组,替换策略及更新策略,替换策略随机法先进先出法近期最少使用法近期最久未使用法,替换策略及更新策略（续）先进先出替换策略,替换策略及更新策略（续）近期最久未使用替换策略,虚拟存储器,作用分隔地址空间解决主存的容量问题程序的重定位与cache的区别替换策略实现方式,虚拟存储器,分类页式段式段页式,页式虚
29、拟存储器,页、页框架、基号、页表、虚页号,页式虚拟存储器（续）,与块表的区别：基号，表长，查找方式，装入位问题：页表过长,例：某计算机的页式虚存管理中采用长度为32字的页面。页表内容如下表所示，求当CPU程序按下列2进制虚拟字地址访存时产生的实际字地址。(1) 00001101(2) 10000000(3) 00101000,答：页面长度为32字，则页内地址5位，8位地址码中的高3位为虚页号，从表中查出2位实页号，与页内地址合并构成7位实际物理内存的地址。(1) 虚页号为000，查得实页号01，与页内地址01101合并，得0101101。(2) 虚页号为100，查得实页号10，与页内地址000
30、00合并，得1000000。(3) 虚页号为001，查得该页未装入内存，没有相应的内存地址。,段式虚拟存储器,段表：段基址、段长、装入位、访问方式,段页式虚拟存储器,2019/7/6,指令的格式,指令格式：操作码，地址码一、操作码opcode固定长度操作码：便于译码，扩展性差可变长度操作码：能缩短指令平均长度二、地址码addressing code零地址指令，如NOP, CLR一地址指令，如INC R1二地址指令，如ADD R1, R2三地址指令，如ADD R1, R2, R3,寻址方式,立即数,2019/7/6,设某台计算机有100条指令，(1) 采用固定长度操作码编码，试设计其操作码的编码
31、。(2) 假如这100条指令中有10条指令的使用概率达到90%，其余90条指令的使用概率为10%。试采用不等长编码设计操作码。解：(1) 采用固定长度操作码编码时，需要7位操作码。取其中的100个代码作为指令操作码，可以用0000000到1100011之间的代码代表100条指令，即0000000指令0的操作码0000001指令1的操作码1100011指令99的操作码剩下从1100100到1111111共28个代码可用于增加新指令，每条指令的操作码的长度都是7。,2019/7/6,设某台计算机有100条指令，(1) 采用固定长度操作码编码，试设计其操作码的编码。(2) 假如这100条指令中有10
32、条指令的使用概率达到90%，其余90条指令的使用概率为10%。试采用不等长编码设计操作码。(2) 用4位代码对10条常用指令进行编码，用8位代码对90条不常用代码进行编码，即0000指令0的操作码0001指令1的操作码1000指令8的操作码1001指令9的操作码10100000指令10的操作码10100001指令11的操作码11111001指令99的操作码指令操作码的平均长度为490% + 810% = 4.4位比等长编码的7位小。,数据的类型及其存储方式,操作数的类型 整型数、单精度和双精度浮点数、字符型数据长度：单字节、双字节、字、双字、四倍字 操作数的存储方式 大数端(big Endia
33、n)和小数端(little Endian),字不对齐方式下的存储器访问,节省空间访存速度慢接口复杂,寻址方式,1. 隐含方式如ADD A中的累加器2. 立即数方式如INT #33. 寄存器方式如INC R1,操作数,4. 直接寻址如INC 1000,操作数,寻址方式,寻址方式5. 寄存器间接如INC (R1),A,操作数,寻址方式6. 存储器间接如INC (1000),A,操作数,寻址方式7. 相对寻址如INC 8(PC),操作数,寻址方式8. 变址和基址寻址如INC 8(R1),变址寻址：便于数组访问基址寻址：可扩大寻址范围，可实现程序浮动,I,操作数,寻址方式9. 复合寻址如INC 8(P
34、C+R1)、INC (R1)(1000),例 一条双字长的指令存储在地址为W的存储器中。指令的地址字段位于地址为W+1处，用Y表示。在指令执行中使用的操作数存储在地址为Z的位置。在一个变址寄存器中包含X的值。试叙述Z是怎样根据其他地址计算得到的，假定寻址方式为(1) 直接寻址(2) 间接寻址(3) 相对寻址(4) 变址寻址,寻址方式,解：(1) 在直接寻址方式下，Z=Y。(2) 在存储器间接寻址方式下，Z = (Y)。(3) 在相对寻址方式下，Z=W+Y+2。(4) 在变址寻址方式下，Z=X+Y。,寻址方式,指令格式的设计,操作码的编码霍夫曼编码频率相关编码方法前缀码采用霍夫曼树扩展霍夫曼编码
35、法 减少操作码长度数量,扩展霍夫曼编码,确定不同的编码长度在满足长度数量限制的条件下，可以有多种不同长度的选择方案，需要进行比较才能选出最佳的编码长度选择根据长度进行编码编码时将使用概率较高的指令操作码用较短的编码表示，使用概率较低指令的操作码用较长的编码表示；尽量将较多的指令操作码采用较短的编码，充分利用短小的编码。,操作码的编码,例 某计算机有10条指令，它们的使用频率分别为 0.30, 0.20, 0.16, 0.09, 0.08, 0.07, 0.04, 0.03, 0.02, 0.01(1) 用霍夫曼编码对它们的操作码进行编码，并计算平均代码长度。(2) 用扩展霍夫曼编码法对操作码进
36、行编码，限两种操作码长度，并计算平均代码长度。,答：(1) 霍夫曼树如下：,霍夫曼编码的结果以及各编码的长度如下所示：0.30 0.20 0.16 0.09 0.08 0.07 0.04 0.03 0.02 0.0111 01 101 001 1001 1000 0001 00001 000001 0000002 2 3 3 4 4 4 5 6 6平均代码长度为(0.30+0.20)2 + (0.16+0.09)3 + (0.08+0.07+0.04)4 + 0.035 + (0.02+0.01)6 = 1 + 0.75 + 0.76 + 0.15 + 0.18 = 2.84,(2) 用扩展霍
37、夫曼编码法对操作码进行编码，限两种操作码长度，并计算平均代码长度。,(2) 采用长度为2和长度为4两种编码：0.30 0.20 0.16 0.09 0.08 0.07 0.04 0.03 0.02 0.01 00 01 1000 1001 1010 1011 1100 1101 1110 1111平均代码长度为 (0.30+0.20)2 + (1-0.30-0.20)4 = 3.0,地址码的设计,根据指令进行调整综合考虑操作码与地址码根据地址码数量调整操作码的长度保证指令长度为字长或字节的整数倍,指令的访存类型,堆栈型累加器型通用寄存器型寄存器-寄存器型寄存器存储器型存储器-存储器型,指令系统
38、的历史与发展,RISC与CISC早期CISC设计风格的主要特点：指令系统复杂指令数多寻址方式多指令格式多绝大多数指令需要多个时钟周期才能执行完成各种指令都可访问存储器采用微程序控制有专用寄存器难以用优化编译生成高效的目标代码程序,CISC和RISC,RISC技术的主要特征 简化的指令系统指令数较少基本寻址方式少指令格式少 以寄存器寄存器方式工作 以流水方式工作可在一个时钟周期内执行完毕 使用较多的通用寄存器以减少访存不设置或少设置专用寄存器 采用由阵列逻辑实现的组合电路控制器不用或少用微程序 采用优化编译技术保证流水线畅通对寄存器分配进行优化,RISC的设计思想,将不是最频繁使用的功能由软件实
39、现简化硬件可使其执行得更快指令应简单若增加一条使机器周期时间延长10%的指令，则该指令必须至少能减少10%的执行周期数固定格式的指令和流水线操作存储器日趋价廉、高速，时空关系的权衡应少计较空间容量，而应突出指令执行速度的因素。,基本概念,CPU的基本构成控制器，运算器，寄存器，cache，MMU, 外设接口寄存器的类型指令寄存器(IR)程序计数器(PC)数据寄存器(DR)地址寄存器(AR)状态寄存器(SR)数据通路数据总线（单总线，双总线，多总线）专用通路（如MIPS）,总线结构的CPU,控制信号：IRin：IR的输入控制IRout:IR的输出控制PCin： PC的输入控制PCout:PC的输出控制PC+1:PC计数更新控制R0out：R1的输出控制R0in：R1的输入控制Yin：Y的输入控制Zin:Z的输入控制Zout:Z的输出控制ADD:ALU加法操作控制,硬连线控制器框图,环形脉冲发生器,微程序控制器,1. 微程序和微指令基本概念：控制字，微指令，微程序，微操作，控制存储器，微地址微程序控制方法：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取。微指令的构成：操作控制部分，顺序控制部分微程序控制的特点：灵活性好，速度慢,
