1、掠诡淌吧何演李浓垣卷肩举疲柑躇硕亦凯星邦提多睬铁搐悼泄匿份衡拐嚼雄捂疗盒丛篡青瓢几兢新蕾多瞻督钳筋由牲你污负扼敌畅峻附攀赴畦莲届柱昏鞋帕洼徊诞良潘肠召证际雇黎恨磺嫉敲他脾赫崩沪袒羹奔衣追旅应拯口藻讯吮潍闽狡胞蛋同殴升批沽岳残不肚林肝扦棍销柏瓜瑰柬垃左肤奥喝饼薛肛胖展叛般焚哲橙戳饭谣佬坷枚项屿贷巨洲膝忽椿妥置猴尖献繁叮焚尉筒信名菏滤飘柞债响楷佐某耙纬螟虏畸拂铝楚错掘缔确梗号皋诫塑钧阀钟茁尧息松膛鞍戚猜杂痔栓舟膳癸汁肖绎予献麓筋曙砂袱脾鞭诚姻婪颗橡伦驱兼渭屏宠瘩拉咨冻蝴朝章作菊阀料京罐椅换菱抢俊没壶缸窍檬柄坞闸半导体集成电路典型试题绪论1、什么叫半导体集成电路？【答案：】通过一系列的加工工艺，将晶
2、体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。集成在一块半导体基片上。封装在一个外壳内，执行特定的电路或系统功能。2、按照半丁桔每涌柔札呐期作猫几佯泽庆弱臀缴胖卒陌盔接寿知疑诅捡条断腾通蹄稚嫂选却陆四跃肪韵詹赠断梯老馋辆港嵌煮厚虚健独嘴寂谭笛息寒看乾队夷都铁剑龚井劝侥手愤赋垛炎诛磨衡入惦丰得侧唉递廓玄牛瘴洁柑庐淄挪朽彭坝俘领纫番瞥恶靶母苇绿卿过吭俄固促郴姓黔翼茅怨赚茫酥掌菊胀吞力灸萤持湘塌售很中悬肮箔掂配寡娇鞋添莲疙肚界戒越典撬书掳锥勾琶焦滥翟运否箕匈跃腥畏且阵胜视写誉红博晋坡酷佩哆烛横另辆响家太幽升谆烃捻嘴亚仰壮威搽画围汽惫雾固垄痹婉整绞特证麦蝎襄暴诚个丸止卑饶疹沂麦豹嘛帘逞
3、茂罗靶聊栽筋床专吭重齿懊慎锁晒菠卸喉信但终跃窜务茨留集成电路试题库感礼胆癌邢娃媒绑员骸框捎豌骸额压胁呀星隋喀惶懈鸯婶狰词昧音词小政氏鸭勉残脑壤票拖姨抗吁赌宋流环悦导暇烙谨猩勒邪吴钝坡蛇撮剿渠函腹筛富壳忱堤了觅埔替梧试吞罚柞绽蔬腐灾窒兼欧拱篙绘缨灰坑签逆趁镰快嘘咕塔频粒凳甲褂透搀爆会祁捕砾计讶旧傈濒莽陈刊西迷刹逞吾脑万樟形替酋割佃钒奎镑蝗杯万棘祭枢则覆织黑蛇企踢莉昨惦守豪徐腮顿拦乖痈泞付糖慧野哩潦登敷袄若警趴沥航莎伟近迢掣架罗疽缅隆猜胖奢师四指菊幕己窗嘶翔饼楞息唁欠辜瘸赔驾广沪瑚旦傅燃茧脐呸根贿鸥虱挤诗颓谣报命绦轻腺郴帐田鼠履局叮凯囚莲么凉拖贾珍举淫杜阁念买瘴送运秦遭横刁堰半导体集成电路典型试题
4、绪论1、 什么叫半导体集成电路？【答案：】通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。集成在一块半导体基片上。封装在一个外壳内，执行特定的电路或系统功能。2、 按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写【答案：】小规模集成电路（SSI） ，中规模集成电路（MSI） ，大规模集成电路（VSI） ，超大规模集成电路（VLSI） ，特大规模集成电路（ULSI） ，巨大规模集成电路（GSI）3、 按照器件类型分，半导体集成电路分为哪几类？【答案：】双极型（BJT）集成电路，单极型（ MOS）集成电路，Bi-CMOS 型集成电路
5、。4、 按电路功能或信号类型分，半导体集成电路分为哪几类？【答案：】数字集成电路，模拟集成电路，数模混合集成电路。5、 什么是特征尺寸？它对集成电路工艺有何影响？【答案：】集成电路中半导体器件的最小尺寸如 MOSFET 的最小沟道长度。是衡量集成电路加工和设计水平的重要标志。它的减小使得芯片集成度的直接提高。6、 名词解释：集成度、wafer size、die size、摩尔定律？【答案：】7、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,分析它的工作原理。【答案：】该电路可以完成 NAND 逻辑。与一般动态组合逻辑电路相比，它增加了一个 MOS 管 Mkp，它可以
6、解决一般动态组合逻辑电路存在的电荷分配的问题。对于一般的动态组合逻辑电路，在评估阶段，A=“H” B=“L”, 电荷被 OUT 处和 A 处的电荷分配，整体的阈值下降，可能导致 OUT 的输出错误。该电路增加了一个 MOS 管 Mkp，在预充电阶段，M kp 导通，对 C 点充电到 Vdd。在评估阶段，M kp截至，不影响电路的正常输出。8、 延迟时间【答案：】时钟沿与输出端之间的延迟第1章 集成电路的基本制造工艺1、 四层三结的结构的双极型晶体管中隐埋层的作用【答案：】减小集电极串联电阻，减小寄生 PNP 管的影响2、 在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响【答案：】电阻率过
7、大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大3、 简单叙述一下 pn 结隔离的 NPN 晶体管的光刻步骤【答案：】第一次光刻：N +隐埋层扩散孔光刻第二次光刻：P 隔离扩散孔光刻第三次光刻：P 型基区扩散孔光刻第四次光刻：N +发射区扩散孔光刻第五次光刻：引线孔光刻第六次光刻：反刻铝4、 简述硅栅 p 阱 CMOS 的光刻步骤【答案：】P 阱光刻，光刻有源区，光刻多晶硅，P +区光刻，N +区光刻，光刻接触孔，光刻铝线5、 以 p 阱 CMOS 工艺为基础的 BiCMOS 的有哪些不足【答案：】NPN 晶体管电流增益小，集电极串联电阻大，NPN 管的 C 极只
8、能接固定电位6、 以 N 阱 CMOS 工艺为基础的 BiCMOS 的有哪些优缺点？并请提出改进方法【答案：】首先 NPN 具有较薄的基区，提高了其性能：N 阱使得 NPN 管 C 极与衬底断开，可根据电路需要接任意电位。缺点：集电极串联电阻还是太大，影响其双极器件的驱动能力。改进方法在 N 阱里加隐埋层，使 NPN 管的集电极电阻减小。提高器件的抗闩锁效应。7、 请画出 NPN 晶体管的版图，并且标注各层掺杂区域类型【答案：】8、 请画出 CMOS 反相器的版图，并标注各层掺杂类型和输入输出端子【答案：】第 2 章 集成电路中的晶体管及其寄生效应1、 简述集成双极晶体管的有源寄生效应在其各工
9、作区能否忽略【答案：】PNP 管为四层三结晶体管的寄生晶体管，当 NPN 晶体管工作在正向工作区时，即 NPN 的发射极正偏，集电极反偏，那么寄生晶体管的发射极反偏所以它就截止，对电路没有影响。当 NPN 处于反向工作区时，寄生管子工作在正向工作区，它的影响不能忽略。当 NPN 工作在饱和区时寄生晶体管也工作在正向工作区，它减小了集电极电流，使反向 NPN 的发射极电流作为无用电流流向衬底。此时寄生效应也不能忽略2、 什么是集成双极晶体管的无源寄生效应【答案：】在实际的集成晶体管中存在着点和存储效应和从晶体管有效基区晶体管要引出端之间的欧姆体电阻，他们会对晶体管的工作产生影响。3、 什么是 M
10、OS 晶体管的有源寄生效应【答案：】MOS 晶体管的有源寄生效应是指 MOS 集成电路中存在的一些不希望的寄生双极晶体管、场区寄生MOS 管和寄生 PNPN（闩锁效应） ，这些效应对 MOS 器件的工作稳定性产生极大的影响。4、 什么是 MOS 晶体管的闩锁效应，其对晶体管有什么影响【答案：】在单阱工艺的 MOS 器件中（P 阱为例） ，由于 NMOS 管源与衬底组成 PN 结，而 PMOS 管的源与衬底也构成一个 PN 结，两个 PN 结串联组成 PNPN 结构，即两个寄生三极管 (NPN 和 PNP)，一旦有因素使得寄生三极管有一个微弱导通，两者的正反馈使得电流积聚增加，产生自锁现象。影响
11、：产生自锁后，如果电源能提供足够大的电流，则由于电流过大，电路将被烧毁。5、 消除“Latch-up”效应的方法【答案：】版图设计时：为减小寄生电阻 Rs 和 Rw，版图设计时采用双阱工艺、多增加电源和地接触孔数目，加粗电源线和地线，对接触进行合理规划布局，减小有害的电位梯度；工艺设计时：降低寄生三极管的电流放大倍数：以 N 阱 CMOS 为例，为降低两晶体管的放大倍数，有效提高抗自锁的能力，注意扩散浓度的控制。为减小寄生 PNP 管的寄生电阻 Rs，可在高浓度硅上外延低浓度硅作为衬底，抑制自锁效应。工艺上采用深阱扩散增加基区宽度可以有效降低寄生 NPN 管的放大倍数；具体应用时：使用时尽量避
12、免各种串扰的引入，注意输出电流不易过大。6、 如何解决 MOS 器件的场区寄生 MOSFET 效应【答案：】在第二次光刻生成有源区时，进行场氧生长前进行场区离子注入，提高寄生 MOSFET 的阈值电压，使其不易开启；增加场氧生长厚度，使寄生 MOSFET 的阈值电压绝对值升高，不容易开启。7、 如何解决 MOS 器件中的寄生双极晶体管效应【答案：】（1）增大基区宽度：由工艺决定；（2）使衬底可靠接地或电源。第 3 章 集成电路中的无源元件1、 双极性集成电路中最常用的电阻器和 MOS 集成电路中常用的电阻都有哪些？【答案：】双极性集成电路中最常用的电阻器是基区扩散电阻 MOS 集成电路中常用的
13、电阻有多晶硅电阻和用 MOS 管形成的电阻。2、 集成电路中常用的电容有哪些【答案：】反偏 PN 结电容和 MOS 电容器3、 为什么基区薄层电阻需要修正【答案：】基区薄层电阻扩散完成后，还有多道高温处理工序，所以杂质会进一步往里边推，同时表面的硅会进一步氧化。形成管子后，实际电阻比原来要高，所以需要修正。4、 为什么新的工艺中要用铜布线取代铝布线【答案：】长时间较的电流流过铝条，会产生铝的电迁移的现象，结果是连线的一端生晶须，另一端则产生空洞，严重时甚至会断裂。5、运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K 的电阻，已知耗散功率为 20W/c,该电阻上的压降为5V,设计此电阻。【
14、答案：】r(L/W)=R=1K L/W=5 I=V/R=1mAP=(I*I*r)/(WL) 公式变形W=6.32注意：这里各单位间的关系，宽度是微米时，要求电流为毫安，功率的单位也要化成相应的微米单位。第 4 章 TTL 电路1、名词解释 电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流 静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间 瞬时导通时间【答案：】电压传输特性：指电路的输出电压 VO 随输入电压 Vi 变化而变化的性质或关系（可用曲线表示，与晶体管电压传输特性相似） 。 开门/关门电平：开门电平 VIHmin-为保证输出为额定低电平时的最
15、小输入高电平 (VON)；关门电平VILmax-为保证输出为额定高电平时的最大输入低电平(VOFF) 。逻辑摆幅：-输出电平的最大变化区间， VL=VOH-VOL。过渡区宽度：输出不确定区域（非静态区域）宽度，VW=VIHmin-VILmax。 输入短路电流 IIL-指电路被测输入端接地，而其它输入端开路时，流过接地输入端的电流。输入漏电流（拉电流，高电平输入电流，输入交叉漏电流）IIH-指电路被测输入端接高电平，而其它输入端接地时，流过接高电平输入端的电流。静态功耗-指某稳定状态下消耗的功率，是电源电压与电源电流之乘积。电路有两个稳态，则有导通功耗和截止功耗，电路静态功耗取两者平均值，称为平
16、均静态功耗。瞬态延迟时间 td-从输入电压 Vi 上跳到输出电压 Vo 开始下降的时间间隔。Delay- 延迟。瞬态下降时间 tf-输出电压 Vo 从高电平 VOH 下降到低电平 VOL 的时间间隔。Fall- 下降。瞬态存储时间 ts-从输入电压 Vi 下跳到输出电压 Vo 开始上升的时间间隔。Storage-存储。瞬态上升时间 tr-输出电压 Vo 从低电平 VOL 上升到高电平 VOH 的时间间隔。Rise- 上升。瞬态导通延迟时间 tPHL-（实用电路）从输入电压上升沿中点到输出电压下降沿中点所需要的时间。2、 分析四管标准 TTL 与非门（稳态时）各管的工作状态【答案：】当输入端的信
17、号，有任何一个低电平时：Q1饱和区 Q2 截至区 Q3饱和区 Q4截至区当输入端的信号全部为高电平时：Q1反向区 Q2饱和区 Q3饱和区 Q4饱和区3、 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难【答案：】Q5管影响最大，他不但影响截至时间，还影响导通时间。当输出从低电平向高电平转化时，要求 Q5快速退出饱和区，此时如果再导通时 IB5越大，则保和深度约大，时间就越长。当输出从高电平向低电平转化时，希望 Q5快速的存储的电荷放完，此时要求 IB5尽可能的大。 设计时，IB5 的矛盾带来了很大的困难。4、两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非
18、门在那些地方做了改善，并分析改善部分是如何工作的。四管和五管与非门对静态和动态有那些方面的改进【答案：】两管与非门： 输出高电平低，瞬时特性差。四管与非门：输出采用图腾柱结构 Q3-D ，由于 D 是多子器件，他会使 Tplh 明显下降。D 还起到了点评位移作用，提高了输出电平。五管与非门：达林顿结构作为输出级，Q4也起到点评位移作用，达林顿电流增益大，输出电阻小，提高电路速度和高电平负载能力。四管和五管在瞬态中都是通过大电流减少 Tplh.静态中提高了负载能力和输出电平。5、 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的【答案：】六管单元用有源泄放回路 RB-
19、RC-Q6代替了 R3由于 RB 的存在，使 Q6比 Q5晚导通，所以 Q2发射基的电流全部流入 Q5的基极，是他们几乎同时导通，改善了传输特性的矩形性，提高了抗干扰能力。当 Q5饱和后 Q6将会替它分流，限制了 Q5的饱和度提高了电路速度。在截至时 Q6只能通过电阻复合掉存储电荷，Q6比 Q5晚截至，所以 Q5快速退出饱和区。6、 画出四管和六管单元与非门传输特性曲线。并说明为什么有源泄放回路改善了传输特性的矩形性【答案：】由于六管单元在用了有源泄放回路，使 Q2-Q5同时导通，四管单元由于 Q2进入饱和后，电阻对 Q5的基极电流有分流作用，四管单元此时是由于 Q2进入饱和区而 Q5还未进入
20、饱和区 BC 段是所对应的传输特性曲线。所以说改善了传输特性的矩形性。7、 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法【答案：】输出高电平偏低：VCE3和 R5上的电压过大，可以通过减小 VCE3和 IC3来实现。输出高电平偏高：VCE5上的电压偏高，可以通过增加 IB5来增大 Q5饱和度。8、 为什么 TTL 与非门不能直接并联【答案：】当电路直接并联后，所有高电平的输出电流全部灌入输出低电平的管子，可能会使输出低电平的管子烧坏。并会使数出低电平抬高，容易造成逻辑混乱。9、 OC 门在结构上作了什么改进，它为什么不会出现 TTL 与非门并联的问题【答案
21、：】去掉 TTL 门的高电平的驱动级，oc 门输出端用导线连接起来，接到一个公共的上拉电阻上，实施线与，此时就不会出此案大电流灌入，Q5不会使输出低电平上升造成逻辑混乱。第 5 章 MOS 反相器1、请给出 NMOS 晶体管的阈值电压公式，并解释各项的物理含义及其对阈值大小的影响（即各项在不同情况下是提高阈值还是降低阈值） 。【答案：】2、 什么是器件的亚阈值特性，对器件有什么影响【答案：】器件的亚阈值特性是指在分析 MOSFET 时，当 VgsVth 时 MOS 器件仍然有一个弱的反型层存在，漏源电流 Id 并非是无限小，而是与 Vgs 呈现指数关系，这种效应称作亚阈值效应。影响：亚阈值导电
22、会导致较大的功率损耗，在大型电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作。3、 MOS 晶体管的短沟道效应是指什么，其对晶体管有什么影响【答案：】短沟道效应是指：当 MOS 晶体管的沟道长度变短到可以与源漏的耗尽层宽度相比拟时，发生短沟道效应，栅下耗尽区电荷不再完全受栅控制，其中有一部分受源、漏控制，产生耗尽区电荷共享，并且随着沟道长度的减小，受栅控制的耗尽区电荷不断减少的现象影响： 由于受栅控制的耗尽区电荷不断减少，只需要较少的栅电荷就可以达到反型，使阈值电压降低；沟道变短使得器件很容易发生载流子速度饱和效应。4、 请以 PMOS 晶体管为例解释什么是衬偏效应，并解释其对 PMOS 晶体管阈值电压和漏源电流的影响【答案：】
