隔离技术-STI与LOCOS的区别.doc

上传人:11****ws 文档编号:4221508 上传时间:2019-10-05 格式:DOC 页数:6 大小:185.50KB
下载 相关 举报
隔离技术-STI与LOCOS的区别.doc_第1页
第1页 / 共6页
隔离技术-STI与LOCOS的区别.doc_第2页
第2页 / 共6页
隔离技术-STI与LOCOS的区别.doc_第3页
第3页 / 共6页
隔离技术-STI与LOCOS的区别.doc_第4页
第4页 / 共6页
隔离技术-STI与LOCOS的区别.doc_第5页
第5页 / 共6页
点击查看更多>>
资源描述

1、隔离技术简介 一、隔离的目的: 完整的电路是由分离的器件通过特定的电学通路连接起来的,因此在集成 电路制造中必须能够把器件隔离开来,这些器件随后还要能够互连以形成所需 要的特定的电路结构。隔离不好会造成漏电、击穿低、闩锁效应等。因此隔离 技术是集成电路制造中一项关键技术。 二、隔离技术的要求 隔离区域的面积尽量要小 表面尽量平坦,台阶要小 制造过程中不增加缺陷(栅氧完整性,二极管漏电) 器件特性不变(短沟道效应) 工艺复杂度尽量要小,并和先前以及未来的工艺兼容。 三、常见的隔离工艺技术 结隔离(多用在双极) 局部硅氧化隔离 LOCOS ( 全称是:LOCal Oxidation of Sili

2、con)(多用 在亚微米以前的工艺) 基于 LOCOS 的技术,如 PBL(Polybuffered LOCOS)、PELOX 等。 沟槽隔离(trench&refill),浅沟槽隔离(STI) 四、 LOCOS 隔离: 1)LOCOS 0.5 微米以上的 MOS 工艺器件之间的场氧隔离一般采用 LOCOS 结构,它 具有制作简单的特点,在 30.6m 的工艺中被广泛采用,缺点是隔离区会形成 鸟嘴,减小了有源区的有效长度。LOCOS 结构的制作过程是利用 SiN 薄膜掩蔽 氧化层的特点,先在器件的有源区覆盖一层 SiN,接着在暴露的隔离区场区通 过湿氧氧化生长一层较厚的氧化层,最后去除 SiN

3、 层,形成有源区,在有源区 中制作器件。 LOCOS 的工艺流程示意图如下: 鸟嘴的尺寸可以通过增加氮化硅厚度和减少有源区氧化层厚度的方法来减 小,但是这样做会增加应力,导致缺陷增加。从器件的角度分析,鸟嘴的存在 具有两个重要的影响: (1)氧化层侵蚀导致器件的有效宽度减小,从而减小了晶体管的驱动电流。 (2)场氧化导致场注入剂扩散到有效区域的边缘。 鸟嘴的 SEM 示意图 LOCOS 的其他缺点还包括白带效应和 Kooi 氮化效应。 白带效应是指在氮化物的边缘下,硅表面上形成氮氧化合物的情况。白带 效应是由 Si3N4 与周围高温高湿环境相互作用而引起的,二者相互作用的结果 是生成 NH3

4、并扩散到 Si/SiO2 表面。这些氮化物在有源区周围呈现为白色的条 带状,这会使后面形成的有源区中热氧化层击穿电压的下降。 场氧减薄效应是指随着线宽的较小,隔离的区域也越来越小,没有足够的 面积来使硅充分氧化,所以就造成场氧减薄。线宽越小,这种效应越明显。 2)改进的 LOCOS 结构: 随着器件尺寸的缩小,沟道长度进一步缩小,LOCOS 结构所带来的影响了 有源区长度,为了减小鸟嘴,出现了改进的 LOCOS 结构,PBL 和 PELOX 结构。 PBL(poly buffer LOCOS 多晶衬垫 LOCOS)结构是在掩蔽氧化层的 SiN 和衬 底 SiO2 之间加入一层薄多晶,这样减小了

5、场氧生长时 SiN 薄膜的应力,也减 小了鸟嘴。PELOX(poly encapsulated Locol Oxidation 多晶镶嵌 LOCOS)结构 是在 SiN 层的顶部和侧部嵌如多晶或非晶薄膜,然后在生长场氧,它同样能减 小鸟嘴。上述 2 种结构增加了工艺的复杂性,一般用于 0.50.35m 的工艺中。 (1)PBL 隔离 PBL 结构示意图 PBL 工艺的特点 在有源区氧化层和氮化硅之间的非晶层释放了部分应力 使用非晶,而不是多晶的原因是因为这样做 Qbd 结果更好。 鸟嘴更小的代价是 1)工艺的复杂性增加 2)埋层场氧更少了 3)腐蚀的难度增大 PBL 隔离技术,可以成功的运用在

6、亚微米线宽的工艺上。 (2)PELOX 隔离 PELOX 隔离工艺流程 此工艺可以延伸到 0.18m,但是由于场氧减薄的效应,无法继续向更深亚 微米工艺延伸。 3)STI 隔离: 随着器件向深亚微米发展,改进的 LOCOS 结构仍有应力和鸟嘴问题,并存 在场氧减薄效应,于是出现了 STI(shallow trench isolation 浅沟槽隔离)隔离技 术,在 0.25m 及以下技术节点中,STI 隔离技术被广泛采用。 STI 隔离技术的基本流程 先淀积氮化硅,然后在隔离区腐蚀出一定深度的沟槽,再进行侧墙氧化, 用 CVD 法在沟槽中淀积 SiO2,最后通过 CMP 法平坦化,形成沟槽隔离区和有 源区。 STI 隔离的工艺流程 和 LOCOS 隔离技术相比,STI 隔离技术具有如下优点: 更有效的器件隔离的需要,尤其是对于 DRAM 器件而言;对晶体管隔离而 言,表面积显著减小;超强的闩锁保护能力;对沟道没有侵蚀;与 CMP 技术 兼容;有源区倾斜角度非常小;线宽减小后仍然可以使用;表面非常平坦,有 利于下一步工艺的加工。它的缺点主要是工艺成本更贵,更复杂。但是和它的 优点相比,成本的增加是可以接受的。因此,在 0.25m 及以下的工艺,都使 用 STI 隔离。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 重点行业资料库 > 医药卫生

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。