【摘要】本文介绍了基于FPGA的数字频率计的设计方法，设计采用硬件描述语言Verilog，在软件平台Quartus9.1上完成，可以在较高的时钟频率下正常工作。该数字频率计采用测频的方法，能基本测量1Hz到16MHz之间的信号。并使用仿真软件对Verilog程序做了仿真，并完成综合布局布线，最终下载到DE2-70实验板上得到实现。【关键词】FPGA、Verilog、Quartus9.1、测评方法Abstract：This paper introduces the design method of digital frequency meter based on FPGA,which use hardware description language-Verilog in software development platform Quartus9.1 and word in relatively high-speed clock.The frequency meter uses the method of frequency measurement,which could
