精选优质文档-倾情为你奉上实验七 伪随机序列发生器设计一、 实验目的1 掌握伪随机序列（m序列）发生器的基本原理和设计方法；2 深入理解VHDL中signal和variable的不同及其应用；二、 设计描述及方法1 伪随机序列概述在扩展频谱通信系统中，伪随机序列起着十分关键的作用。在直接序列扩频系统得发射端，伪随机序列将信息序列的频谱扩展，在接收端，伪随机序列将扩频信号恢复为窄带信号，进而完成信息的接收。m序列又称为最长线形反馈移位寄存器序列，该序列具有很好的相关性能。m序列发生器的基本结构为：其中（Cr，Cr-1，C0）为反馈系数，也是特征多项式系数。这些系数的取值为“1”或“0”，“1”表示该反馈支路连通，“0”表示该反馈支路断开。下图为实际m序列发生器的电路图：图中利用D触发器级联的方式完成移位寄存器的功能。在系统清零后，D触发器输出状态均为低电平，为了避免m序列发生器输出全“0”信号，图中在“模二加”运算后添加了一个“非门”。从图中A
