1、 选择NMOS 器件的衬底是 型半导体。 （ B ）A. N 型 B. P 型 C. 本征型 D. 耗尽型N 型半导体材料的迁移率比 P 型半导体材料的迁移率 （ C ）A. 相等 B. 小C. 大 D. 不确定在 layout 中给金属线加线名标注，即用 lable 按 schematic 的 Pin 的要求对所要标注的金属线进行说明，通常对 metal1 层加 Pin 的标注是用下列层次中的哪一层？ （b ）A. metal1 layer B. mt1txt layerC. metal2 layer D. mt2txt layer在集成电路版图设计中，via1 层通常是用来做第一层金属层和
2、下列哪些层次的通孔层的？ （A ）A. metal2 B. activeC. poly D. nmell在集成电路版图设计中， 如果想插入一个器件或单元，请问用哪个快捷键？ （C ）A. a B. cC. i D. k在集成电路版图设计中，如果想把画过的尺子清除掉，请问用哪个快捷键？ （D ）A. a B. kC. i D. shift k在一个一般的制程中，下列材料集成电阻，方块电阻最大的是 （B ）A. 扩散电阻 B. 阱电阻C. 多晶硅电阻 D. 铝层连线电阻下列关于保护环的说法不正确的是 。 （ D ）A. 保护环的目的是给衬底或阱提供均匀的偏置电压。 B. 保护环可以接在 VDD 或
3、 GND 上。 C. 保护环可以减少衬底耦合噪声对敏感电路的影响。 D. 保护环无助于闩锁效应的避免。设计模拟版图时，要考虑的问题比作数字版图多，下列哪个方面不要考虑？ （a ）A. 面积要小 B寄生效应（ parasitics） C对称（ matching） D噪声问题（noise issues）关于集成电路中的无源器件说法不正确的是 。 （ C ）A. 集成电路无法高效的实现高值无源器件。 B要精确实现某一特定阻值的电阻几乎是不可能的。 C由于制造工艺的偏差，无源器件的比例容差（Ratio Tolerance）也必定很大。D尽管存在制造工艺上的偏差，但是无源器件的比例容差（ Ratio T
4、olerance）可以控制在很小的范围内。PMOS 器件的衬底是 型半导体。 （ A ）A. N 型 B. P 型 C. active_contact D. 都不需要要想将版图中的金属 2 与金属 1 实现电连接，需要在它们之间加上 （A ）A. via B. poly_contactC. active_contact D. 不确定MOS 晶体管是一种 控制器件。 （A ）A. 电压 B. 电流C. 电阻 D. 电容即使版图中晶体管的尺寸与所对应的线路图完全一致，仿真的结果依然会有差异，主要的原因是？ （ A ）A. 版图仿真时参数选择上考虑了寄生效应。 B. 晶体管的性能与尺寸无关。C. 实
5、际是相同的，只是仿真的结果有误差。 D. 上述原因都不对。CMOS 与非门中 NMOS 管是串联的，而 PMOS 管是 的。 （A ）A. 并联 B. 串联C. 先串后并 D. 先并后串MOS 管共用有源区的好处是减少 。 （A ）A. 面积 B. 功耗C. 体电阻 D. 电流在版图编辑过程中，不可以用做连接线的图层是 。 （A ）A. active B. polyC. metal1 D. metal2根据版图设计规则中的 最小宽度，可以确定器件最小沟道长度。 （B ）A. active B. poly C. metal1 D. metal2版图设计规则，原因是器件的几何图形受加工精度的限制，
6、物理学上对器件图形大小和 也有要求。 （C ）A. 精度 B形状 C间距 D层次在设计 CMOS 传输门电路版图时，NMOS 晶体管的衬底是要接 。 （B ）A. 电路最高电平 B电路最低电平 C电路高、低电平之间 D任意电平填空1.版图可靠性，主要目的是：避免天线效应，防止闩锁效应，静电放电 ESD 保护。2.某种工艺称为 0.35um Mixed Signal 2P4M Polycide 3.3V Process，请判断其特征尺寸为 0.35um ，互连层共有 6 层， 适合 （适合或不适合）于设计模拟电路。 3.在 mwell 上画 pmos 器件时需要在 nwell 上加 n+接触孔
7、，并用金属线把这个 n+接触孔 与 nwell 内的 最高 电位相连接。 4.MOS 晶体管是 有源 端器件。5.有一种称为 0.13um 2P5M CMOS 单阱工艺，它的特征线宽为0.13 um ，互连层共有 7 层，其电路类型为 CMOS 。6.N 阱 CMOS 工艺中，之所以要将衬底接 GND、阱接到电源上，是因为 保证 PN 结反偏，使 MOS 器件能够正常工作 。 7.CMOS 工艺中集成电路中的电阻主要有 扩散电阻 井电阻 多晶硅电阻 8.元素周期表中一些元素（如硅锗）的电学特性介于金属与非非金属之间，叫做 半导体 。9.LayOut 的含义是指： 版图 。10.电路图与版图结果
8、对比是 LVS 。判断1.衬底或阱也被称为 MOS 晶体管的体（body 或 bulk） 。 （ Y ）2.在 n 阱 CMOS 工艺中，为保证电路功能，n 阱要接在电路的最低电位。 （ N ）3.光刻胶显影后，光照区域的光刻胶被去掉了，这个过程被称作为负胶处理。 （N ）4.CMOS 倒相器版图中，需要在 P 型衬底中部分放置 P 有源区的原因是：与 N阱中的 N 有源区相互对称。 （ N ）5. CMOS 与非门电路中，要求所有 PMOS 和 NMOS 管的衬底都接在电路最高电位。 （ N ）6.多晶硅栅自对准工艺，是 CMOS 集成电路中很少采用的工艺。 （ N ）7.并不是所有的 LV
9、S 的错误都会造成版图功能上的错误。 （ Y ）8. 在 Virtuoso layout 的快捷键命令中，f 是 fit 整个 layout 画面的意思，那么m 是移动一个图形的意思。 （ Y ）9. 通常来说，电路版图仿真结果与电路线路仿真结果是一致的。 （ N ）10.CMOS 倒相器版图中，需要在 N 阱中放置 N 有源区的原因是将 PMOS 管的衬底接地。 （ Y ）1.n 阱除了可以用于制作 PMOS 晶体管外，还可以用来做电阻。 （ Y ）2.设计中采用的晶体管最小尺寸，取决于选择制作 IC 的生产线的工艺水平。 （ Y）3.版图中的 active 是指晶体管的有源区。 （ Y ）
10、4.LVS 是将 IC 线路图的 Schematic netlist 与 IC 版图的 Layout netlist 进行对比，通常不仅要求晶体管的数目、类型与电连接完全一致，也要求对应晶体管尺寸完全一致。 （ Y ）5. CMOS 与非门电路中，进行版图编辑时，通常电源线的金属宽度比一般金属宽度要窄。 （ N ）6.在进行版图设计时，通常在电源线上走多晶硅以节省芯片面积。 （ N ）7.两个并联的 PMOS 管，在版图设计上可以共用一个 P 区，这个 P 区的作用是一个 PMOS 管的漏，同时还是另一个 PMOS 管的源。 （ N ）8. 在 Virtuoso layout 的快捷键命令中，
11、f 是 fit 整个 layout 画面的意思，那么 r是清除尺子的意思。 （ N ）9. 光刻技术是集成电路制造中最关键的一道工序，随着集成电路的集成度越来越高，特征尺寸越来越大对光刻的要求也越高。 （ N ）10.全 CMOS 电路中，NMOS 管和 PMOS 管的数量是相等的。 （ Y ）简答1. 请简要介绍一下 P 阱 CMOS 工艺的工艺流程，并简要画出 PMOS 晶体管的剖面图。2. 请解释“天线效应” ，并且在版图设计中如何避免“天线效应”的方法？3. 请解释“ESD” ，并且简要说明其可能造成的影响。4. 什么是版图设计？版图设计的依据有那些？5. 在较先进的 CMOS 工艺中，为什么采用多层布线，请说明原因？（5 分）6. 讨论 N 型 MOSFET 的工作原理。 （5 分）7.集成电路版图设计的重要性有哪些？（5 分8. 集成电路版图的定义，内涵，实质？（10 分）9. IC 版图设计的几何设计规则是什么？（5 分）综合如下图所示的 2：2 的电阻版图布局结构，试简单分析下面三种布局结构的优缺点。 （10 分）叉指版图优点：增加电阻的匹配度，缺点:版图面积大共质心版图优点：缺点:版图面积大增加陪元（Dummy)电阻、优点：，使所有电阻周边环境相同。
