1、第 5章 触发器 第 5章 触发器 5.1 基本 RS触发器 5.2 时钟控制的触发器 5.3 集成触发器 5.4 触发器的逻辑符号及时序图 第 5章 触发器 5.1 基本 RS触发器 5.1.1 电路结构和工作原理 图 5 1 基本 RS触发器 第 5章 触发器 基本 RS触发器是构成各种功能触发器的基本单元，所以称为基本触发器。它可以用两 个与非门或两个或非门交叉耦合构成。 图 5 - 1(a)是用两个与非门构成的基本 RS触发器，它有两个互补输出端 Q和 Q， 一般用 Q端的逻辑值来表示触发器的状态。 Q=1， Q =0时，称触发器处于 1状态；Q=0, Q=1时，称触发器处于 0状态。
2、 RD、 SD为触发器的两个输入端 (或称激励端 )。当输入信号 RD、 SD不变化 (即RDSD=11)时，该触发器必定处于 Q=1或 Q=0的某一状态保持不变，所 以它是具有两个稳定状态的双稳态触发器。 第 5章 触发器 当输入信号变化时，触发器可以从一个稳定状态转换到另一个稳定状态。我们把输入信号作用前的触发器状态称为现在状态 (简称现态 )，用 Qn和 Qn(或 Q、 Q)表示，把在输入信号作用后触发器所进入的状态称为下一状态 (简称次态 )，用 Qn+1和 Qn+1表示。 因此根据图 5 - 1(a)电路中的与非逻辑关系，可以得出以下结果： 当 RD=0， SD=1时，无论触发器原来
3、处于什么状态， 其次态一定为 0，即 Qn+1=0， Qn+1=1， 称触发器处于置 0(复位 )状态。 当 RD=1， SD=0时，无论触发器原来处于什么状态，其次态一定为 1，即 Qn+1=1， Qn+1=0， 称触发器处于置 1(置位 )状态。 第 5章 触发器 当 RD=1， SD=1时，触发器状态不变，即 Qn+1=Qn，Qn+1=Qn， 称触发器处于保持 (记忆 )状态。 当 RD=0， SD=0时，两个与非门输出均为 1(高电平 )，此时破坏了触发器的互补输出关系，而且当 RD、 SD同时从 0变化为 1时，由于门的延迟时间不一致，使触发器的次态不确定，即 Qn+1=， 这种情况
4、是不允许的。因此规定输 入信号 RD、 SD不能同时为 0，它们应遵循 RD+SD=1的约束条件。 第 5章 触发器 从以上分析可见，基本 RS触发器具有置 0、置 1和保持的逻辑功能，通常 SD称为置 1端或置位 (SET)端， RD称为置0或复位 (RESET)端，因此该触发器又称为置位 复位(Set Reset)触发器或 RDSD触发器，其逻辑符号如图 5-1(b)所示。 因为它是以 RD和 SD为低电平时被清 0和置 1的，所以称 RD、 SD低电平有效，且在图 5-1(b)中 RD、 SD的输入端加有小圆圈。 第 5章 触发器 5.1.2 基本 RS触发器的功能描述方法 1. 状态转
5、移真值表 (状态表 ) 将触发器的次态 Qn+1与现态 Qn、 输入信号之间的逻辑关系用表格形式表示出来，这种表格就称为状态转移真值表， 简称状态表。根据以上分析，图 5 - 1(a)基本 RS触发器的状态转移真值表如表 5-1(a)所示，表 5-1(b)是它的简化表。它们与组合电路的真值表相似，不同的是触发器的次态 Qn+1不仅与输入信号有关，还与它的现态 Qn有关 ，这正体现了时序电路的特点。 第 5章 触发器 表 5 1 基本 RS触发器状态表 第 5章 触发器 图 5 2 次态卡诺图 第 5章 触发器 2. 特征方程 (状态方程 ) 描述触发器逻辑功能的函数表达式称为特征方程或状态方程。对图 5-2次态卡诺图 化简，可以求得基本 RS触发器的特征方程为 (约束条件 ) 特征方程中的约束条件表示 RD和 SD不允许同时为 0，即 RD和SD总 有一个为 1。
