数字电路设计试题(湖南大学版).doc

上传人:11****ws 文档编号:2204088 上传时间:2019-05-01 格式:DOC 页数:8 大小:686KB
下载 相关 举报
数字电路设计试题(湖南大学版).doc_第1页
第1页 / 共8页
数字电路设计试题(湖南大学版).doc_第2页
第2页 / 共8页
数字电路设计试题(湖南大学版).doc_第3页
第3页 / 共8页
数字电路设计试题(湖南大学版).doc_第4页
第4页 / 共8页
数字电路设计试题(湖南大学版).doc_第5页
第5页 / 共8页
点击查看更多>>
资源描述

1、第 1 页 ( 共 8 页 )考试中心填写:年 月 日考 试 用湖 南 大 学 课 程 考 试 试 卷课程名称:数字电路与逻辑设计 试卷编号: 考试时间:120 分钟题 号 一 二 三 四 总 分应得分 10 10 10 70 100实得分评卷人评分:专业班级:学号:姓名:装订线(答题不得超过此线)一、 填空题(每空 1 分,共 10 分)1、数字系统的逻辑电路分为两大类,即时序逻辑电路和(组合逻辑)2、将二进制数(10101.01) 2 转换成余 3 码 (0101 0100 .0101 1000)10101.01=21.25,转成 8421 为 100001.00100101。转成余三码为

2、01010010.010110003、函数 ,则其对偶函数 FD=((A.B)+(A.C)EDCABF)(+(C.(D+E).E)4、若 x = - 0101,y = + 1011,则 x-y补 = (10000)5、表示任意两位无符号十进制数至少需要( 7 )位二进制数6、为了检测所有的单个错误,所有编码字之间的最小距离为( 2 )7、CMOS 器件的速度取决于转换时间和(传播延时)8、若一种门电路的抗干扰能力越弱,则其噪声容限越(小 )9、同步状态机与异步时序电路的主要区别是(是否由统一的时钟信号控制)10、时序电路按(输出与现态和输入的关系)可分为:Mealy 型和 Moore 型二、判

3、断题(下列各题,你认为正确的,请在题末的括号内打“” ,错的打“”,并更正。每小题 2 分,共 10 分)1、如果逻辑函数表达式在一定条件下可变成 X+X或者 XX 的形式,则该函数表达式可能产生冒险。 ()2、本质冒险产生的原因:经过激励逻辑和反馈通路的传播延迟的最小值大于通第 2 页 ( 共 8 页 )过“输入逻辑”的最大定时偏移。 ()3、CMOS 反向门比非反向门所用的晶体管要少。 ()第 3 页 ( 共 8 页 )4、如果竞争的结果导致电路最终进入同一稳定总态,则称为临界竞争。 () 5、门电路的扇出是表示输出电压与输入电压之间的关系。 ()门电路所具有的输入端的数目称为扇入。扇出是

4、指该门电路在不超过其最坏情况负载规格下能驱动的输出端个数。三、简答题(每题 5 分,共 10 分)1、请列出 3 种“曾经是模拟的”现在却“已经成为数字的”系统,并简述为什么会有这种转变。2、采用 CMOS 晶体管实现的“与非门”和“或非门” ,哪个速度快?为什么?四、应用题(共 70 分)1、已知接收端收到的汉明码码字 a7a6a5a4a3a2a1=1100010,问在最多一位错的情况下发送端发送的码字是什么?(5 分)答:第三位出错,应该是 11001102、用卡诺图化简下列函数:(5 分)15,432,01,05,43, dFZYXW3、旅客列车分为特快 A,直快 B 和慢车 C,它们的

5、优先顺序为:特快、直快、慢车。同一时间内,只能有一趟列车从车站开出,即只能给出一个开车信号,试设计满足上述要求的开车信号控制电路。(10 分)(1)列出真值表(5 分)(2) 写出最简的输出逻辑表达式(5 分)4、运用一个 MSI 器件实现余 3 码向 8421BCD 码的转换。 (10 分)开车信号控制电路ABCF AF BF C第 4 页 ( 共 8 页 )5、运用“圈到圈”逻辑设计思想,采用74X138译码器和适当的逻辑门设计一个 1位十进制数2421码的奇偶位产生电路(假定采用奇检验) 。 (10分)注:此题中用的不熟 74138。我们在做时要用两个 74138 级联。详见教材 P27

6、4第 5 页 ( 共 8 页 )6、分析下图所示的时钟同步状态机(状态 Q1Q2=00 11 使用状态名 A D) 。 (10 分)1)作出状态/输出表(5 分) 。2)说明它是 Mealy 机还是 Moore 机(2 分)3)说明这个电路能对何种输入序列进行检测。 (3 分)答案没有找到。同类型题 7.12XC L KZQ 1Q 2第 6 页 ( 共 8 页 )7、作“0101”序列检测器的 Mealy型状态表和Moore 型状态表。凡收到输入序列为“0101”时,输出为1;并规定检测的“0101”序列不重叠。典型输入输出序列如下:(10分)输入X:1 1 0 1 0 1 0 1 0 0 1 1输出Z:0 0 0 0 0 1 0 0 0 0 0 0第 7 页 ( 共 8 页 )(这不是答案,但是答案的格式)8、某异步时序电路的流程表如表。作出输入 X2X1变化序列为 00011110110100 时的总态响应序列。 (10 分)次态(Y 2*Y1*)/输出(Z)现态Y2Y1 X2X1=00 X2X1=01 X2X1=11 X2X1=1000011110/000/000/0 00/0 01/0/001/000/101/0/010/0/110/011/0/0/10001 011110 10第 8 页 ( 共 8 页 )

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 实用文档资料库 > 策划方案

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。