1、 谋学网 一、单选题（共 40 道试题，共 40 分。 ）V 1. Moor和 Mly型时序电路的本质区别是（ ）. 没有输入变量. 当时的输出只和当时电路的状态有关，和当时的输入无关. 没有输出变量. 当时的输出只和当时的输入有关，和当时的电路状态无关标准答案：2. 下列触发器中， （ ）不可作为同步时序逻辑电路的存储元件。. 基本 R-S触发器. 触发器. J-K触发器. T触发器标准答案：3. 设计一个 8421码加 1计数器，至少需要（ ）触发器. 3个. 4个. 6个. 10个标准答案：4. 题面见图片：. . . . 标准答案：5. 题面见图片：. . . . 标准答案：6. 一个
2、 T触发器，在 T=1时，来一个时钟脉冲后，则触发器( )。. 保持原态. 置 0. 置 1. 翻转标准答案：7. 下列逻辑门中， （ ）不属于通用逻辑门. 与非门谋学网 . 或非门. 或门. 与或非门标准答案：8. 以下哪一条不是消除竟争冒险的措施（ ）. 接入滤波电路. 利用触发器. 加入选通脉冲. 修改逻辑设计标准答案：9. 题面见图片：. . . 标准答案：10. 题面见图片：. . . . 标准答案：11. 和二进制码 1100对应的格雷码是（ ）. 0011. 1100. 1010. 0101标准答案：12. 实现两个 4位二进制数相乘的组合电路，其输入输出端个数应为（ ）. 4入
3、 4出. 8入 8出. 8入 4出. 8入 5出标准答案：13. 实现同一功能的 Mly型同步时序电路比 Moor型同步时序电路所需要的（ ）. 状态数目更多. 状态数目更少. 触发器更多. 触发器一定更少谋学网 标准答案：14. 用 PL进行逻辑设计时，应将逻辑函数表达式变换成（ ）. 异或表达式. 与非表达式. 最简“与或”表达式. 标准“或与”表达式标准答案：15. 题面见图片：. . . . 标准答案：16. 题面见图片：. . . . 标准答案：17. 构造一个模 10同步计数器，需要（ ）触发器. 3个. 4个. 5个. 10个标准答案：18. 电平异步时序逻辑电路不允许两个或两个
4、以上输入信号（ ）. 同时为 0. 同时为 1. 同时改变. 同时出现标准答案：19. 组合型 PL是由（ ）构成. 与门阵列和或门阵列. 一个计数器. 一个或阵列. 一个寄存器标准答案：20. 一片四位二进制译码器，它的输出函数有（ ）. 1个谋学网 . 8个. 10个. 16个标准答案：21. 用 ROM实现四位二进制码到四位循环码的转换，要求存储器的容量为（ ） 。. 8. 16. 32. 64标准答案：22. 若干个具有三态输出的电路输出端接到一点工作时，必须保证（ ）. 任何时候最多只能有一个电路处于三态，其余应处于工作态。. 任何时候最多只能有一个电路处于工作态，其余应处于三态。.
5、 任何时候至少要有两个或三个以上电路处于工作态。. 以上说法都不正确。标准答案：23. 74LS160十进制计数器它含有的触发器的个数是（ ）. 1个. 2个. 4个. 6个标准答案：24. 设计一个五位二进制码的奇偶位发生器，需要（ ）个异或门. 2. 3. 4. 5标准答案：25. PROM、PL、和 PL三种可编程器件中， （ ）是不能编程的. PROM的或门阵列. PL的与门阵列. PL的与门阵列和或门阵列. PROM的与门阵列标准答案：26. 题面见图片：. . . . 标准答案：27. 十进制数 555的余 3码为（ ）谋学网 . 101101101. 010101010101.
6、100010001000. 010101011000标准答案：28. 完全确定原始状态表中的五个状态、 、 、 、 ，若有等效对和，和，和，则最简状态表中只含（ ）个状态. 2. 3. 1. 4标准答案：29. PROM是指（ ）. 随机读写存储器. 只读存储器. 可擦可编程只读存储器. 电可擦可编程只读存储器标准答案：30. 主从触发器的触发方式是（ ）. P=1. P上升沿. P下降沿. 分两次处理标准答案：31. 题面见图片：. . . . 标准答案：32. TTL与非门的多余脚悬空等效于( )。. . . . V标准答案：33. 组合逻辑电路中的险象是由于（ ）引起的. 电路未达到最简
7、. 电路有多个输出. 电路中的时延. 逻辑门类型不同标准答案：谋学网 34. 一块数据选择器有三个地址输入端，则它的数据输入端应有（ ） 。. 3. 6. 8. 1标准答案：35. 题面见图片：. . . . 标准答案：36. 题面见图片：. . . . 标准答案：37. 余 3码 10001000对应 2421码为（ ）. 01010101. 10000101. 10111011. 11101011标准答案：38. 下列说法中， （ ）不是逻辑函数的表示方法。. 真值表和逻辑表达式. 卡诺图和逻辑图. 波形图和状态图标准答案：39. 题面见图片：. . . . 标准答案：40. 相同计数模的
8、异步计数器和同步计数器相比，一般情况下（ ）谋学网 . 驱动方程简单. 使用触发器的个数少. 工作速度快. 以上说法都不对标准答案：二、多选题（共 30 道试题，共 30 分。 ）V 1. 以下编码中，可靠性编码有（ ） 。. 8421码. 2421码. 格雷码. 奇偶检验码标准答案：2. 时序电路一般由( ）组成 。. 组合逻辑. 存储器件. 反馈回路. 组合代数标准答案：3. 下列中规模通用集成电路中， （ ）属于组合逻辑电路. 4位计数器 T4193. 4位并行加法器 T693. 4位寄存器 T1194. 4位数据选择器 T580标准答案：4. PL器件的基本结构组成有( ) 。. 与阵
9、列. 或阵列. 输入缓冲电路. 输出电路标准答案：5. 下列触发器中，没法约束条件的是（ ）. 时钟 R-S触发器. 基本 R-S触发器. 主从 J-K触发器. 边沿触发器标准答案：6. 只可进行一次编程的可编程器件有( ) 。. PL. GL. PROM. PL谋学网 标准答案：7. 二进制并行加法器的主要功能有( ). 二进制加法运算. 代码转换. 十进制加法运算. 二进制减法运算标准答案：8. 寄存器传送操作包括 ( ). 信息读入. 信息输出. 信息加工. 信息存储标准答案：9. 组合逻辑电路输出与输入的关系可用（ ）描述. 真值表. 状态表. 状态图. 逻辑表达式标准答案：10. 常
10、用描述逻辑函数的方法有 ( ) 。. 逻辑表达式. 真值表. 逻辑图. 卡诺图标准答案：11. 题面见图片：. . . . 标准答案：12. 题面见图片：. . . . 标准答案：13. 设两输入或非门的输入为 x和 y，输出为 z ，当 z为低电平时，有（ ） 。. x和 y同为高电平谋学网 . x为高电平，y 为低电平. x为低电平，y 为高电平. x和 y同为低电平.标准答案：14. 余 3 码的特点是 ( ). 当作二进制码看比等值的 8421 码多 3. 是一种有权码. 按二进制进行加法时自动解决了进位问题. 具有逻辑相邻性标准答案：15. 两个状态等效时，次态满足的条件包括( ）.
11、 次态相同. 次态交错. 次态循环. 次态对等效标准答案：16. 下列信号中， （ ）是数字信号。. 交流电压. 开关状态. 交通灯状态. 无线电载波标准答案：17. 逻辑代数包括的三种基本运算是 ( ) 。. 与. 或. 异或. 非标准答案：18. 下列 码中有权码有 ( ) 。. 8421. 余 3. 5211. 格雷 ( 循环 ) 码标准答案：19. 描述触发器的逻辑功能的方法有( ). 状态转换真值表. 特性方程. 状态转换图. 状态转换卡诺图标准答案：20. 使逻辑函数 Y = + 值为 1 的 取值组合为 ( ) 。. 1110. 1010谋学网 . 0111. 0010标准答案：
12、21. 可重复进行编程的可编程器件有( ). PL. GL. PROM. ISP-PL标准答案：22. 组合逻辑电路消除竞争冒险的方法有( ) 。. 修改逻辑设计. 在输出端接入滤波电容. 后级加缓冲电路. 屏蔽输入信号的尖峰干扰标准答案：23. 脉冲异步时序逻辑电路中的存储元件可以采用（ ）. 时钟控制 RS触发器. 触发器. 基本 RS触发器. JK触发器标准答案：24. 下列二进制数中是奇数的有 ( ). 00101001111110101. 00010000110111010. 10111011111101. 1000000011110101标准答案：25. PL的主要类型有( ). 只读存储器. 可编程逻辑阵列 PL. 可编程阵列逻辑 PL. 通用阵列逻辑 GL标准答案：26. 数字系统中，采用（ ）可以将减法运算转化为加法运算. 原码. 补码. Gry码. 反码标准答案：27. 下列十六进制数中是偶数的有 ( ) 。. 37F. 28. 34
