1、存储系统部分一、选择题1、计算机系统中的存贮器系统是指_。 （D ）A RAM 存贮器 B ROM 存贮器C 主存贮器 D 主存贮器和外存贮器2、 存储单元是指_。 （B）A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；3、 相联存贮器是按_进行寻址的存贮器。 （C）A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式4、某 SRAM 芯片，存储容量为 64K16 位，该芯片的地址线和数据线数目为_。 （D）A 64，16 B 16，64 C 64，8 D 16，6 。5、 交叉存贮器实质上是一
2、种_存贮器，它能_执行_独立的读写操作。 （A）A 模块式，并行，多个 B 模块式串行，多个C 整体式，并行，一个 D 整体式，串行，多个6、 主存贮器和 CPU 之间增加 cache 的目的是_。 （A）A 解决 CPU 和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大 CPU 中通用寄存器的数量D 既扩大主存贮器容量，又扩大 CPU 中通用寄存器的数量7、某计算机字长 16 位，它的存贮容量是 64K，若按字编址，那么它的寻址范围是_（B）A. 0 64K B. 0 32K C. 064KB D. 0 32k8、双端口存储器在_情况下会发生读/写冲突。 （B ）A. 左端口与右端口的地
3、址码不同B. 左端口与右端口的地址码相同C. 左端口与右端口的数据码不同D. 左端口与右端口的数据码相同9、一张 3.5 寸软盘的存储容量为_MB，每个扇区存储的固定数据是_。 （A）A. 1.44MB ，512B B. 1MB，1024B C .2MB， 256B D .1.44MB，512KB10、某计算机字长 32 位，其存储容量为 16MB，若按双字编址，它的寻址范围是_。 （）A 016MB B 02M C 08MB D 016MB11、某一 RAM 芯片，其容量为 5128 位，除电源和接地端外，该芯片引出线的最小数目应是_。 （D）12、贮存器是计算机系统的记忆设备，它主要用来_
4、。 （C）A 存放数据 B 存放程序 C 存放数据和程序 D 存放微程序13、某微型机算计系统 ，其操作系统保存在软盘上，其内贮存器应该采用_。 （C）A RAM B ROM C RAM 和 ROM D CCP14、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是_。 （C）A DRAM B SRAM C 闪速存储器 D EPROM15、磁盘驱动器向盘片磁层记录数据时采用_方式写入。 （B）2A 并行 B 串行 C 并行串行 D 串行并行16、采用虚拟存贮器的主要目的是_。 （B）A 提高主存贮器的存取速度 ；B 扩大主存贮器的存贮空间，并能进行自动管理和调度
5、 ；C 提高外存贮器的存取速度 ；D 扩大外存贮器的存贮空间17、双端口存储器所以能高速进行读 / 写，是因为采用_。 （B ）A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件18、CDROM 光盘是_型光盘，可用做计算机的_存储器和数字化多媒体设备。 （B）A 重写， 内 B 只读， 外 C 一次， 外 D 多次， 内二、填空题（每小题 3分）1、闪速存储器能提供高性能、低功耗、高可靠性及 A._能力，为现有的 B._体系结构带来巨大变化，因此作为 C._用于便携式电脑中。 （A. 瞬时启动 B.存储器 C.固态盘）2、相联存储器不按地址而是按 A. _访问的存储器，在
6、cache 中用来存放 B. _，在虚拟存储器中用来存放 C. _。 （ A.内容 B.行地址表 C.页表和快表。 ）3、磁表面存储器主要技术指标有 A._，B. _，C. _，数据传输率。 （A.存储密度 B.存储容量 C.平均存取时间）4、广泛使用的 A. _和 B. _都是半导体随机读写存储器。前者的速度比后者快，但 C. _不如后者高。 （A.SRAM B.DRAM C.集程度）5、对存储器的要求是 A. _，B. _，C. _。为了解决这三方面的矛盾计算机采用多级存储体系结构。 （A. 容量大 B. 速度快 C. 成本低）、Cache 是一种 A. _存储器，是为了解决 CPU 和主
7、存之间 B. _不匹配而采用的一项重要硬件技术。现发展为多级 cache 体系，C. _分设体系。 （A.高速缓冲 B.速度 C.指令 cache 与数据 cache）7、软磁盘和硬磁盘的 A. _原理与 B. _方式基本相同，但在 C. _和性能上 存在较大差别。 （A.存储 B.记录 C.结构）8、主存与 cache 的地址映射有 A. _、B. _、C. _三种方式。其中组相连方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。 （A.全相连 B.直接相连 C.组相连）9、存储器的技术指标有 A._，B._，C._，存储器带宽。 （A.存储容量 B.存
8、储时间 C.存储周期）10、双端口存储器和多模块交叉存储器属于 A._存储器结构.前者采用 B._技术,后者采用 C._技术。 （A.并行 B.空间并行 C.时间并行）11、重写行光盘分 A._和 B._两种，用户可对这类光盘进行 C._信息。 （A.磁光盘 B.相变盘 C.随机写入、擦除或重写）12、多个用户公享主存时，系统应提供 A._。通常采用的方法是 B._保护和 C._保护，并用硬件来实现。 （A.存储保护 B.存储区域 C.访问方式）13、动态半导体存贮器的刷新一般有 A._、B._和 C._三种方式。 （A.集中式 B.分散式 C.异步式）14、存储 A._，并按 B._顺序执行
9、，这是 C._型计算机的工作原理。 （A.程序 B.地址 C.冯诺依曼）三、应用题1、 （11 分）设存储器容量为 32 字，字长 64 位，模块数 m = 4，分别用顺序方式和交叉方式进行组3织。存储周期 T = 200ns,数据总线宽度为 64 位，总线周期 = 50ns .问顺序存储器和交叉存储器的带宽各是多少？解：信息总量： q = 64 位 4 =256 位顺序存储器和交叉存储器读出 4 个字的时间分别是：t2 = m T = 4200ns =810 7 (s)t1 = T + (m 1) = 200 + 350 = 3.5 10 7 (s)顺序存储器带宽是：W1 = q / t2
10、= 32 107 （位/ S）交叉存储器带宽是：W2 = q / t1 = 73 107 （位/ S）2、 （11 分）如图 B2.1 表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为 8 个存贮单元。问：（1） 当 CPU 按虚拟地址 1 去访问主存时，主存的实地址码是多少？（2） 当 CPU 按虚拟地址 2 去访问主存时，主存的实地址码是多少？（3） 当 CPU 按虚拟地址 3 去访问主存时，主存的实地址码是多少？图 B2.1解：（1） 用虚拟地址为 1 的页号 15 作为快表检索项，查得页号为 15 的页在主存中的起始地址为 80000，故将 80000 与虚拟
11、地址中的页内地址码 0324 相加，求得主存实地址码为 80324。 （2） 主存实地址码 = 96000 + 0128 = 96128（3） 虚拟地址 3 的页号为 48，当用 48 作检索项在快表中检索时，没有检索到页号为 48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。3、 （11 分）试推导磁盘存贮器读写一块信息所需总时间的公式。解：设读写一块信息所需总时间为 Tb，平均找到时间为 Ts，平均等待时间为 TL，读
12、写一块信息的传输时间为 Tm，则：T b=TsT LT m。假设磁盘以每秒 r 转速率旋转，每条磁道容量为 N 个字，则数据传输率=rN 个字/秒。又假设每块的字数为 n，因而一旦读写头定位在该块始端，就能在Tm （n / rN ）秒的时间中传输完毕。T L 是磁盘旋转半周的时间， TL=（1/2r）秒，由此可得： Tb=Ts1/2rn/rN 秒4、 （11 分）某机字长 32 位，常规设计的存储空间32M ，若将存储空间扩至 256M，请提出一种可能方案。解：可采用多体交叉存取方案，即将主存分成 8 个相互独立、容量相同的模块4M0，M 1，M 2， M7，每个模块 32M32 位。它各自具
13、备一套地址寄存器、数据缓冲寄存器，各自以同等的方式与 CPU 传递信息，其组成结构如图 B3.3：图 B3.3CPU 访问 8 个存贮模块，可采用两种方式：一种是在一个存取周期内，同时访问 8 个存贮模块，由存贮器控制它们分时使用总线进行信息传递。另一种方式是：在存取周期内分时访问每个体，即经过 1 / 8 存取周期就访问一个模块。这样，对每个模块而言，从 CPU 给出访存操作命令直到读出信息，仍然是一个存取周期时间。而对 CPU 来说，它可以在一个存取周期内连续访问 8 个存贮体，各体的读写过程将重叠进行。5、 （11 分）以知 cache 命中率 H=0.98，主存比 cache 慢四倍，
14、以知主存存取周期为 200ns，求cache/主存的效率和平均访问时间。解： R=Tm/Tc=4；Tc=Tm/4=50nsE=1/R+（1-R）H=1/4+（1-4）0.98=0.94Ta=Tc/E=Tc4-30.98= 501.06=53ns。6、 （11 分）图 B5.1 所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在 A 组跨接端和 B 组跨接端之间分别进行接线。 74LS139 是 2 ：4 译码器，使能端 G 接地表示译码器处于正常译码状态。要求：完成 A 组跨接端与 B 组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。图 B5.1解：根据图 B5.1 中
15、已知，ROM 1 的空间地址为 0000H3FFFH，ROM 2 的地址空 间地址为 4000H7FFFH，RAM 1 的地址空间为 C000HDFFFH，RAM 2 的地址空间为5E000HFFFFH。 对应上述空间，地址码最高 4 位 A15A12 状态如下：00000011 ROM101000111 ROM211001101 RAM111101111 RAM2 2 ：4 译码器对 A15A12 两位进行译码，产生四路输出，其中 ：y 0 = 00 对应 ROM1 ， y1 = 01对应 ROM2 ， y3 = 11 对应 RAM1 和 RAM2。然后用 A13 区分是 RAM1（A 13
16、 = 0）还是 RAM2（A 13 = 1） ，此处采用部分译码。由此，两组端子的连接方法如下：16， 25， 37， 812， 1114， 93 7、 （11 分）已知某 8 位机的主存采用半导体存贮器，地址码为 18 位，若使用 4K4 位 RAM 芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：（1）若每个摸条为 32K8 位，共需几个模块条？（2）每个模块内共有多少片 RAM 芯片？（3）主存共需多少 RAM 芯片？CPU 如何选择各模块条？解：（1）由于主存地址码给定 18 位，所以最大存储空间为 218 = 256K，主存的最大容量为 256KB。现每个模块条的存储容量为
17、 32KB，所以主存共需 256KB / 32KB = 8块板。（2） 每个模块条的存储容量为 32KB，现使用 4K4 位的 RAM 芯片拼成 4K8位（共 8 组） ，用地址码的低 12（A 0A11）直接接到芯片地址输入端，然后用地址的高 3 位（A 14A12）通过 3 ：8 译码器输出分别接到 8 组芯片的选片端。共有 82 = 16 个 RAM。（3）据前面所得，共需 8 个模条，每个模条上有 16 片芯片，故主存共需 816 =128 片 RAM芯片。8、 （11 分）什么是闪速存储器？它有那些特点？解：闪速存储器是高密度、非易损性的读 / 写半导体存储器。从原理上看，它属于 R
18、OM 型存储器，但是它又随时改写信息；从功能上看，它又相当于 RAM，所以传统 ROM 与 RAM 的定义和划分已失去意义，因而是一种新型的存储器技术。闪速存储器的特点：（1）固有的非易失性；（2）廉价的高密度；（3）可直接执行；（4）固态性能；9、 （11 分）某磁盘存贮器转速为 3000 转 / 分，共有 4 个记录面，每毫米 5 道，每道记录信息为12288 字节，最小磁道直径为 230mm，共有 275 道。问：（1）磁盘存贮器的容量是多少？（2）最高位密度与最低位密度是多少？（3）磁盘数据传输率是多少？（4）平均等待时间是多少？（5）给出一个磁盘地址格式方案解：（1）每道记录信息容量
19、 = 12288 字节每个记录面信息容量 = 27512288 字节共有 4 个记录面，所以磁盘存储器总容量为 ：4 27512288 字节 = 13516800 字节（2）最高位密度 D1按最小磁道半径 R1计算（R 1 = 115mm）：D1 = 12288 字节 / 2R 1 = 17 字节 / mm最低位密度 D2按最大磁道半径 R2计算：6R2 = R1 + （275 5） = 115 + 55 = 170mmD2 = 12288 字节 / 2R 2 = 11.5 字节 / mm(3) 磁盘传输率 C = r N r = 3000 / 60 = 50 周 / 秒N = 12288 字
20、节（信道信息容量）C = r N = 50 12288 = 614400 字节 / 秒（4）平均等待时间 = 1/2r = 1 / (250) = 10 毫秒 （5）磁盘存贮器假定只有一台，所以可不考虑台号地址。有 4 个记录面，每个记录面有 275 个磁道。假定每个扇区记录 1024 个字节，则需要 12288 1024 字节 = 12 个扇区。由此可得如下地址格式：14 6 5 4 3 010、 （11 分）用 16K 1 位的 DRAM 芯片构成 64K 8 位的存贮器。要求：（1）画出该寄存起组成的逻辑框图。（2）设存贮器读 / 写周期均为 0.5s，CPU 在 1s 内至少要访存一次
21、。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存贮单元刷新一遍，所需实际刷新时间是多少？解：（1）根据题意，存贮器总量为 64KB，故地址线总需 16 位。现使用 16K1 位的动态 RAM 芯片，共需 32 片。芯片本身地址线占 14 位，所以采用位并联与地址串联相结合的方法来组成整个存贮器，其组成逻辑框图如图 B9.3，其中使用一片 2 ：4 译码器。（2）根据已知条件，CPU 在 1s 内至少需要访存一次，所以整个存贮器的平均读/ 写周期与单个存贮器片的读 / 写周期相差不多，应采用异步刷新比较合理。对动态 MOS 存贮器来讲，两次刷新的最大时间间隔是 2s。RAM
22、 芯片读/ 写周期为 0.5s，假设 16K 1 位的 RAM 芯片由 128 128 矩阵存贮元构成，刷新时只对 128 行进行异步方式刷新，则刷新间隔为 2m / 128 = 15.6s，可取刷新信号周期 15s。图 B 9.311、 （11 分）已知 cache / 主存系统效率为 85% ，平均访问时间为 60ns，cache 比主存快 4 倍，求主存储器周期是多少？cache 命中率是多少？解：因为：t a = tc / e 所以 ：t c = tae = 600.85 = 510ns (cache 存取周期)tm = tcr =510 4 = 204ns (主存存取周期)因为：e = 1 / r + (1 r )H 柱面（磁道）号 盘面（磁头）号 扇区号7所以： H = 2.4 / 2.55 = 0.94
