1、上拉电阻：就是从电源高电平引出的电阻接到输出 1，如果电平用 OC(集电极开路，TTL)或 OD(漏极开路，COMS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。 2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量， 把电平“拉高” 。（就是并一个电阻在 IC 内部的上拉电阻上， 让它的压降小一点）。当然管子按需要该工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。 需要注意的是，上拉电阻太大会引起输出电平的延迟。（RC 延时） 一般 CMOS 门电路
2、输出不能给它悬空，都是接上拉电阻设定成高电平。 下拉电阻：和上拉电阻的原理差不多， 只是拉到 GND 去而已。 那样电平就会被拉低。 下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。51 单片机 P0 口上拉电阻的探讨(2009-04-22 22:11:00) 转载标签： 教育如果是驱动 LED，那么用 1K 左右的就行了。如果希望亮度大一些，电阻可减小，最小不要小于 200 欧姆，否则电流太大；如果希望亮度小一些，电阻可增大，增加到多少呢，主要看亮度情况，以亮度合适为准，一般来说超过 3K 以上时，亮度就很弱了，但是对于超高亮度的 LED，有时候电阻为 10K 时觉得亮度还能够用。通
3、常就用 1k 的。对于驱动光耦合器，如果是高电位有效，即耦合器输入端接端口和地之间，那么和 LED 的情况是一样的；如果是低电位有效，即耦合器输入端接端口和 VCC 之间，那么除了要串接一个 14.7k之间的电阻以外，同时上拉电阻的阻值就可以用的特别大，用100k500K 之间的都行，当然用 10K 的也可以，但是考虑到省电问题，没有必要用那么小的。对于驱动晶体管，又分为 PNP 和 NPN 管两种情况：对于 NPN，毫无疑问 NPN 管是高电平有效的，因此上拉电阻的阻值用 2K20K 之间的，具体的大小还要看晶体管的集电极接的是什么负载，对于 LED 类负载，由于发管电流很小，因此上拉电阻的
4、阻值可以用20k 的，但是对于管子的集电极为继电器负载时，由于集电极电流大，因此上拉电阻的阻值最好不要大于 4.7K，有时候甚至用 2K 的。对于 PNP 管，毫无疑问 PNP 管是低电平有效的，因此上拉电阻的阻值用 100K 以上的就行了，且管子的基极必须串接一个 110K 的电阻，阻值的大小要看管子集电极的负载是什么，对于 LED 类负载，由于发光电流很小，因此基极串接的电阻的阻值可以用 20k 的，但是对于管子的集电极为继电器负载时，由于集电极电流大，因此基极电阻的阻值最好不要大于 4.7K。对于驱动 TTL 集成电路，上拉电阻的阻值要用 110K 之间的，有时候电阻太大的话是拉不起来的
5、，因此用的阻值较小。但是对于CMOS 集成电路，上拉电阻的阻值就可以用的很大，一般不小于20K，我通常用 100K 的，实际上对于 CMOS 电路，上拉电阻的阻值用1M 的也是可以的，但是要注意上拉电阻的阻值太大的时候，容易产生干扰，尤其是线路板的线条很长的时候，这种干扰更严重，这种情况下上拉电阻不宜过大，一般要小于 100K，有时候甚至小于10K。根据以上分析，上拉电阻的阻值的选取是有很多讲究的，不能乱用。51 单片机总结上拉电阻单片机 2009-07-28 14:56:05 阅读 697 评论 0 字号：大中小 上拉电阻的作用：（1） 用于为 OC 和 OD 门电路，提供驱动能力。以 OC
6、(集电极开路) 电路为例：例如，达林顿管（其实就是复合三级管）集成块 ULN2003. 内部一路的电路如图，就是一个集电极开路电路。如果不加上拉电阻是无法高电平驱动其他器件的。因为当三极管截至市没有电流流通的路径，更谈不上驱动了。这个跟单片机 P0 口加上拉电阻的原理一样。（2 ）提高高电平电位:单片机 P1 口外接 44 矩阵键盘。另外复用 P1.0P1.3 外接 ULN2003 控制驱动步进电机。实验中遇到的问题：当接入 ULN2003 时键盘无法工作，去掉 ULN2003 后键盘工作正常。ULN2003 工作正常。（注，两个部分不同时工作）问题分析：由于键盘的结构，无非就是两个金属片的接
7、通或断开。但是接入2003 后无法正常工作,说明是接入 ULN2003 影响到了 P1 口电平的变化。用万用表测的电压，当单片机输出高电平时，P1.0P1.3 电压 1V 左右，P1.4P1.7 电压 4.3V 左右，于是测 AT89s52 高低电平的判决电位，在 1.3V左右。这样 P1.0P1.3 始终是低电平，键盘根本无法实现扫描功能。解决方法，只要抬高 P1 口高电平时的电位，就可以正常工作，1 在 P1 口到 ULN2003 上串接电阻，起到分压的作用，就可以抬高电平。2 给 P1 口接上拉电阻，跟 P1 口内部电阻并联，减小上拉电阻阻值，减小分得的电压，从而抬高 P0 口高电平电位
8、。采用第二种方案可以抬高电平到 2.5V 左右。键盘工作正常。另外：我在做液晶显示实验的时候，数据线用的口，无法正常工作，不显示字符。但是乱动一下数据线就可以完成显示，但是显示现象并不正常，字符不是一次写入，而是乱动几次才能写完全部内容，正常应该一次全部显示 。原因是由于，我的 P0 口中有六个端口都外接并联三个发光二极管。，因为从资料上查到， P0 口每一个端口最大可以吸收 10MA 电流，总电流不能超过 26MA 电流。这样算我的总电流已经到了 40MA,呵呵。见笑了。所以怀疑是驱动的问题。于是去掉了几个二极管。显示一切正常。似乎问题已经解决，但总觉得还是有点问题，于是又经过几次试验，发现
9、只有当 P0.7 端口的并联二极管去掉一个，再在其他端口接上一个发光二极管。此时也可以正常显示。但是这样 P0 口吸收电流在 38MA，也超过了 26MA 不少。所以不是吸收电流太大的问题。仔细分析当端口并联外接三个二极管的时候等效于加了一个 700 欧左右的电阻，于是把二极管去掉换成一个 1k 电阻，液晶也无法显示。经过仔细分析，我认为，由于 P0.7 是液晶忙信号的返回线路当这个端口返回高电平时说明，液晶正在处理数据，无法接收新的数据，返回 0 时说明空闲，可以接收新数据。这样当上拉电阻太小了，液晶返回低电平时就有可能高过 1.3V（AT89s52 高低电平的判决电位），单片机接收到后，不
10、会当作低电平，当然也就无法显示了。（程序设计的时检测到忙信号，继续检测）总结：上拉电阻选择也有要求，呵呵。既不是越高越好也不是越低越好。根据需要选择。这可能也叫，阻抗匹配吧。吸电流、拉电流输出、灌电流输出拉即泄，主动输出电流，从输出口输出电流；灌即充，被动输入电流，从输出端口流入；吸则是主动吸入电流，从输入端口流入。吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流；区别在于吸收电流是主动的，从芯片输入端流入的叫吸收电流。灌入电流是被动的，从输出端流入的叫灌入电流；拉电流是数字电路输出高电平给负载提供的输出电流，灌电流时输出低电平是外部给数字电路的输入电流。这些实际就是输入、输出电流能力。
11、拉电流输出对于反向器只能输出零点几毫安的电流，用这种方法想驱动二极管发光是不合理的（因发光二极管正常工作电流为 510mA)。上、下拉电阻一、定义1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！“电阻同时起限流作用”！下拉同理！2、上拉是对器件注入电流，下拉是输出电流3、弱强只是上拉电阻的阻值不同，没有什么严格区分4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。二、拉电阻作用1、一般作单键触发使用时，如果 IC 本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在 IC 外
12、部另接一电阻。2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！3、一般说的是 I/O 端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O 端口的输出类似与一个三极管的 C，当 C 接通过一个电阻和电源连接在一起的时候，该电阻成为上 C 拉电阻，也就是说，如果该端口正常时为高电平；C 通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：“当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入”。4、上拉电阻是用
13、来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流5、接电阻就是为了防止输入端悬空6、减弱外部电流对芯片产生的干扰7、保护 cmos 内的保护二极管，一般电流不大于 10mA8、通过上拉或下拉来增加或减小驱动电流9、改变电平的电位，常用在 TTL-CMOS 匹配10、在引脚悬空时有确定的状态11、增加高电平输出时的驱动能力。12、为 OC 门提供电流三、上拉电阻应用原则1、当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平（一般为 3。5V），这时就需要在 TTL 的输出端接上拉电阻，以
14、提高输出高电平的值。2、OC 门电路“必须加上拉电阻，才能使用”。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在 COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。8、在数字电路中不用的输入脚都要接固定电平，通过 1k 电阻接高电平或接地。四、上拉电阻阻值选择原则1、从节约功
15、耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点，通常在 1k 到 10k 之间选取。对下拉电阻也有类似道理。对上拉电阻和下拉电阻的选择应“结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素”：1。驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。2。下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。3。高低电平的设定。不
16、同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。4。频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成“RC 延迟”，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。示例：OC 门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于 100uA，设输出口驱动电流约 500uA，标准工作电压是 5V，输入口的高低电平门限为 0。8V(低于此值为低电平)；2V(高
17、电平门限值)。选上拉电阻时：500uA x 8。4K= 4。2 即选大于 8。4K 时输出端能下拉至 0。8V 以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于 0。8V 即可。当输出高电平时，忽略管子的漏电流，两输入口需 200uA，200uA x15K=3V 即上拉电阻压降为 3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到 2V 了。选 10K 可用。【最大压降/最大电流、最小压降/最小电流】COMS 门的可参考 74HC 系列设计时管子的漏电流不可忽略，IO 口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：“输出高电平时
18、要喂饱后面的输入口，输出低电平不要把输出口喂撑了”（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了） 此外，还应注意以下几点：A、要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。B、如果有上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之，C、尤其用在接口电路中，为了得到确定的电平，一般采用这种方法，以保证正确的电路状态，以免发生意外，比如，在电机控制中，逆变桥上下桥臂不能直通，如果它们都用同一个单片机来驱动，必须设置初始状态。防止
19、直通!驱动尽量用灌电流。-在数字电路中不用的输入脚都要接固定电平，通过 1k 电阻接高电平或接地。1。 电阻作用：l 接电阻就是为了防止输入端悬空l 减弱外部电流对芯片产生的干扰l 保护 cmos 内的保护二极管，一般电流不大于 10mAl 上拉和下拉、限流1。 改变电平的电位，常用在 TTL-CMOS 匹配2。 在引脚悬空时有确定的状态3。 增加高电平输出时的驱动能力。4。 为 OC 门提供电流那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。如果有上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才能控制，如三态门电路三极管的集电极
20、，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之，尤其用在接口电路中，为了得到确定的电平，一般采用这种方法，以保证正确的电路状态，以免发生意外。比如，在电机控制中，逆变桥上下桥臂不能直通，如果它们都用同一个单片机来驱动，必须设置初始状态。防止直通!电阻在选用时，选用经过计算后与标准值最相近的一个！P0 为什么要上拉电阻原因有：1。 P0 口片内无上拉电阻2。 P0 为 I/O 口工作状态时，上方 FET 被关断，从而输出脚浮空，因此 P0 用于输出线时为开漏输出。3。 由于片内无上拉电阻，上方 FET 又被关断，P0 输出 1 时无法拉升端口电平。P0 是双向口，其它 P1，P2，P
21、3 是准双向口。准双向口是因为在读外部数据时要先“准备”一下，为什么要准备一下呢？单片机在读准双向口的端口时，先应给端口锁存器赋 1，目的是使 FET 关断，不至于因片内 FET 导通使端口钳制在低电平。上下拉一般选 10k！芯片的上拉/下拉电阻的作用最常见的用途是，假如有一个三态的门带下一级门。如果直接把三态的输出接在下一级的输入上，当三态的门为高阻态时，下一级的输入就如同漂空一样。可能引起逻辑的错误，对 MOS 电路也许是有破坏性的。所以用电阻将下一级的输入拉高或拉低，既不影响逻辑又保正输入不会漂空。改变电平的电位，常用在 TTL-CMOS 匹配；在引脚悬空时有确定的状态； 为 OC 门的
22、输出提供电流； 作为端接电阻； 在试验板上等于多了一个测试点，特别对板上表贴芯片多的更好，免得割线；嵌位；上、下拉电阻的作用很多，比如抬高信号峰峰值，增强信号传输能力，防止信号远距离传输时的线上反射，调节信号电平级别等等！当然还有其他的作用了具体的应用方法要看在什么场合，什么目的，至于参数更不能一概而定，要看电路其他参数而定，比如通常用在输入脚上的上拉电阻如果是为了抬高峰峰值，就要参考该引脚的内阻来定电阻值的！另外，没有说输入加下拉，输出加上拉的，有时候没了某个目的也可能同时既有上拉又有下拉电阻的！加接地电阻下拉加接电源电阻上拉对于漏极开路或者集电极开路输出的器件需要加上拉电阻才可能工作。另外
23、，普通的口，加上拉电阻可以提高抗干扰能力，但是会增加负载。电源：+5V普通的直立 LED，用多大的上拉电阻合适？ 谢谢指教！一般 LED 的电流有几个 mA 就够了，最大不超过 20mA，根据这个你就应该可以算出上拉电阻值来了。保险起见，还是让他拉吧，(5-0.7)/10mA=400ohm，差不多吧，不放心就用 2k 的。【奇怪，新出了管压 0.7V 的 LED 了吗？据我所知好象该是 1.5V 左右。我看几百欧到 1K 都没太大问题，一般的片子不会衰到 10mA都抗不住吧？】下拉电阻的作用：所见不多，常见的是接到一个器件的输入端，多作为抗干扰使用。这是由于一般的IC 的输入端悬空时易受干扰，
24、或器件扫描时有间隙泄漏电压而影响电路的性能。后者，我们在某批设备中曾碰到过。上拉电阻的阻值主要是要顾及端口的低电平吸入电流的能力。例如在 5V 电压下，加 1K 上拉电阻，将会给端口低电平状态增加 5mA 的吸入电流。在端口能承受的条件下，上拉电阻小一点为好。-以下为 BBS 讨论：什么时候需要用上拉电阻什么时候需要用下拉？一般要用多大的阻值呀？ -用上拉还是用下拉，根据你平时需要的电平。至于阻值大小，如果是一般 IO 口，10k 左右，不要小于 1k。但是如果是特殊用途的管腿，则有特殊要求。比如 I2C 接口的 SCL 和 SDA 线，对上拉电阻的最大最小值都有要求，要结合实际情况计算。-通
25、常在数字电路中，上拉是为了提高驱动能力。例如:集电极开路的输出电路。就必须加上拉电阻。否则无法驱动下一级的设备。或者，上拉下拉同时使用，例如，在数据和地址总线上。是为了在没有输出的时候将电平钳制在一个电位。不用的空脚要下拉，防止拴锁。-1。信号需要外部的电源来提供高低电平时，需要加上拉或下拉电阻;2。虽然系统能提供相应的电平，但是在不工作的状态下，信号的状态如果需要为高或低时，需要加上拉或下拉;3。IC 的输出为 Open-Drain 时，需要外加上拉电阻。上拉或下拉的电阻大小取决于信号的驱动能力及信号的需求。常用的有 10K， 100K， 47K 等。但有些上拉电阻或下拉电阻的大小需要靠实验
26、得到。-电路中的上拉和下拉电阻的连接是要通过计算而得到了，根据有三:1。驱动器件输入电流的大小，需要在使用上拉时考虑。解决的是高电平的匹配。2。电路速度的大小。如果传送的数字信息速度较高，就要注意验证线路的延迟有没有走出信息的转折频率。3。与负责端的输入输出电流能力有关，需要验证能否承受。-上拉电阻和下拉电阻之所以需要，是为了给不匹配电流接口提供额外的电流通路，具体讲，驱动方输出电流小于负载方的吸入电流时加上拉电阻，以提供额外的电流供 给；驱动方吸入电流小于负载方的灌出电流时加下拉电阻，以提供额外的电流泄放回路；上拉电阻和下拉电阻带来的附加效应是在接口无驱动时有一个固定电平（该特点常常被用固定口线初始及空闲时的状态）。阻值的选取要根据流过电流小的一方的允许电流来计算，以不超过其允许值（器件手册有）的 80%为限（考虑电源波动时也不应超过其口线允许值）。-上拉电阻取值，要考虑到吸入电流与扇出电流及信号传送速度，在高速电路中应取小些，防止线路分布电容影响-我觉得上拉跟下拉电阻分两种来说，一种是必须加的，如按键采集，另一种就是加可以不加对电路原理的实现也没什么影响的，这类电阻主要作用就是增强系统的抗干扰性能，取值一般 1mA 左右就 OK 了
