1、 1 数字电子技术 期末试题库 一、 选择题： A 组 ： 1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的 A、 00100 B、 10100 C、 11011 D、 11110 、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（ B ） A、逻辑函数的最简与或式 B、逻辑函数的最小项之和 C、逻辑函数的最简或与式 D、逻辑函数的最大项之和 、在下列逻辑电路中，不是组合逻辑电路的是（ D ） A、译码器 B、编码器 C、全加器 D、寄存器 、下列触发器中没有约束条件的是（ D ） A、基本 RS 触发器 B、主从 RS 触发器 C、同步 RS 触发
2、器 D、边沿 D 触发器 、 555 定时器不可以组成 D 。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK 触发器 、编码器（ A ）优先编码功能，因而（ C ）多个输入端同时为。 A、有 B、无 C、允许 D、不允许 、（ D ）触发器可以构成移位寄存器。 A、基本 RS 触发器 B、主从 RS 触发器 C、同步 RS 触发器 D、边沿 D 触发器 、速度最快的 A/D 转换器是（ A ）电路 A、并行比较型 B、串行比较型 C、并串行比较型 D、逐次比较型 9、 某触发器的状态转换图如图所示，该触发器应是 ( C ) A. J-K 触发器 B. R-S 触发器 C. D
3、触发器 D. T 触发器 10.（电子专业作）对于 VHDL 以下几种说法错误的是（ A ） A VHDL 程序中是区分大小写的。 B 一个完整的 VHDL 程序总是由库说明部分、实体和结构体 等三部分构成 C VHDL 程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚 D 结构体是描述元件内部的结构和逻辑功能 B 组： 1、微型计算机和数字电子设备中最常采用的数制是 -（ A ） A.二进制 B.八进制 C. 十进制 D.十六进制 2、十进制数 6 在 8421BCD 码中表示为 -（ B ） A.0101 B.0110 C. 0111 D. 1000 3、在
4、图 1 所示电路中，使 _AY 的电路是 -（ A ） 2 A. 1 B. 2 C. 3 D. 4 4、接通电源电压就能输出矩形脉冲的电路是 -（ D ） A. 单稳态触发器 B. 施密特触发器 C. D 触发器 D. 多谐振荡器 5、多谐振荡器有 -（ C ） A. 两个稳态 B. 一个稳态 C. 没有稳态 D. 不能确定 6、已知输入 A、 B 和输出 Y 的波形如下图所示，则对应的逻辑门电路是 -（ D ） A. 与门 B. 与非门 C. 或非门 D. 异或门 7、下列电路中属于时序逻辑电路的是 -（ B ） A. 编码器 B. 计数器 C. 译码器 D. 数据选择器 8、在某些情况下，
5、使组合逻辑电路产生了竞争与冒险，这是由于信号的 -（ A ） A. 延迟 B. 超前 C. 突变 D. 放大 9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的 时序电路 -（ C ） A. RS 触发器 B. JK 触发器 C. D 触发器 D. T 触发器 10、电路和波形如下图，正确输出的波形是 -（ A ） A. 1 B. 2 C. 3 D. 4 C 组： 1十进制数 25 用 8421BCD 码表示为 A 。 A.11001 B.0010 0101 C.100101 D.10001 2. 当逻辑函数有 n 个变量时，共有 D 个变量取值组合？ A. n B. 2n
6、 C. n2 D. 2n 3在何种输入情况下，“与非”运算的结果是逻辑 0。 D A全部输 入是 0 B.任一输入是 0 C.仅一输入是 0 D.全部输入是 1 4存储 8 位二进制信息要 D 个触发器。 A.2 B.3 C.4 D.8 5欲使 JK 触发器按 Qn + 1 = Q n 工作，可使 JK 触发器的输入端 A 。 A.J=K=1 B.J=0,K=1 C.J=0,K=0 D.J=1,K=0 6多谐振荡器可产生 B 。 3 A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 7在 下列逻辑电路中，不是组合逻辑电路的是 A 。 A.译码器 B.编码器 C.全加器 D.寄存器 8八路数据分
7、配器，其地址输入端有 B 个。 A.2 B.3 C.4 D.8 9 8 位移位寄存器，串行输入时经 D 个脉冲后， 8 位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 10一个无符号 8 位数字量输入的 DAC，其分辨率为 D 位。 A.1 B.3 C.4 D.8 D 组： 1、下列四个数中，最大的数是（ B ） A、（ AF） 16 B、（ 001010000010） 8421BCD C、（ 10100000） 2 D、（ 198） 10 2、下列关于异或运算的式子中，不正确的是（ B ） A、 A A=0 B、 1AA C、 A 0=A D、 A 1=A 3、下列门电路属于双极型
8、的是（ A ） A、 OC 门 B、 PMOS C、 NMOS D、 CMOS 4、对于钟控 RS 触发器，若要求其输出“ 0”状态不变，则输入的 RS 信号应为（ A ） A、 RS=X0 B、 RS=0X C、 RS=X1 D、 RS=1X 5、如图所示的电路，输出 F 的状态是（ D ） A、 A B、 A C、 1 D、 0 6、 AB+A 在四变量卡诺图中有 ( B )个小格是“ 1”。 A、 13 B、 12 C、 6 D、 5 7、 二输入与非门当输入变化为 ( A )时，输出可能有竞争冒险。 A. 01 10 B. 00 10 C. 10 11 D. 11 01 8、 N 个触
9、发器可以构成能寄存 ( B )位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 9、 以下各电路中， ( B )可以产生脉冲定时。 A. 多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器 10、输入至少 ( B )位数字量的 D/A 转换器分辨率可达千分之一。 4 A. 9 B. 10 C. 11 D. 12 E 组： 1、下列编码中，属 可 靠性编码的 是 _。 A格雷码 B. 余 3 码 C. 8421BCD 码 D. 2421BCD 码 2、下列电路中，不属于时序逻辑电路的是 _。 A 计数器 B 加法器 C 寄存器 D M 序列信号发生器 3、下列
10、函数 Y=F（ A,B,C,D）中，是最小项表达式形式的是 _。 A Y=A+BC B Y=ABCD+AC C DCBADCBAY D BC DACDBAY 4、 要实现 nn QQ 1 ,JK 触发器的 J、 K 取值应为 _。 A J=0， K=0 B J=0， K=1 C J=1， K=0 D J=1， K=1 5、 用 555 定时器组成施密特触发器， 外接电源 VCC=12V 电压， 输入控制端 CO 外接 10V 电压时，回差电压为 _。 A. 4V B. 5V C. 8V D. 10V 二、 判断题： A组： 1、 MP音乐播放器含有 D/A 转换器，因为要将存储器中的数字信号转
11、换成优美动听的模拟信号 音乐。（ ） 2、真值表、函数式、逻辑图、卡诺图和时序图，它们各具有特点又相互关联。（ ） 3、有冒险必然存在竞争，有竞争就一定引 起冒险。（ ） 4、时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（ ） 5、（电子专业作） FPGA 是现场可编程门阵列，属于低密度可编程器件。（ ） B组： 1、时序电路无记忆功能，组合逻辑电路有记忆功能。 -（ ） 2、在普通编码器中，任何时刻都只允许输入二个编码信号，否则输出将发生混乱。（ ） 3、基本的 RS 触发器是由二个与非门组成。 -（ ） 4、 A/D 转换器是将数字量转换为
12、模拟量。 -（ ） 5、逻辑电路如下图所示，只有当 A=0， B=0 时 Y=0 才成立。 -（ ） C组： 1若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（ ） 2三态门的三种状态分别为：高电平、低电平、不高不低的 电压。（ ） 3.D 触发器的特性方程为 Qn + 1 =D，与 Qn 无关，所以它没有记忆功能。（ ） 4.编码与译码是互逆的过程。（ ） 5.同步时序电路具有统一的时钟 CP 控制。（ ） 5 D 组： 1、时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（ ） 2、 D 触发器的特性方程为 Qn + 1 =D，与 Qn 无 关 ，所 以 它 没 有
13、 记 忆 功 能 。（ ） 3、 用数据选择器可实现时序逻辑电路。（ ） 4、 16 位输入的二进制编码器，其输出端有 4 位。（ ） 5、 时序电路不含有记忆功能的器件。（ ） 三、 填 空题： A组： 、 数 字 电 路 按 照 是 否 有 记 忆 功 能 通 常 可 分 为 两 类 ： 组 合 逻 辑 电 路 、 时序逻辑电路 。 、 三态门的三种状态是指 _0_、 _1_、 _高阻 _。 、 实现 A/D 转换的四个主要步骤是 _采样 _、 _保持 _、 _量化 _、 _编码 _。 、 将十进制转换为二进制数、八进制数、十六进制数： （ 25.6875 D) （ B) （ O) 5、寄
14、存器分为 _基本寄存器 _和 _移位寄存器 _两种。 6、 半导体 数 码 显 示 器 的 内 部 接 法 有 两 种 形 式 ： 共 阳极 接法和共 阴极 接法。 7、 与下图真值表相对应的逻辑门应是 _与门 _ 输入 A B 输出 F 0 0 0 0 1 0 1 0 0 1 1 1 8、 已知 L=AC +B C，则 L 的反函数为 F =_。 9、基本 RS 触发器，若现态为 1， S R，则触发状态应为 _1_。 10、（电子专业选作） ROM 的存储容量为 1K 8， 则地址码为 _10_位，数据线为_8_位。 B组： 1、请将下列各数按从大到小的顺序依次排列：（ 246） 8；（
15、165） 10；（ 10100111） 2；（ A4） 16 （ 10100111） 2 （ 246） 8 （ 165） 10 （ A4） 16 2、逻辑函数有三种表达式： 逻辑表达式 、 真值表 、 卡诺图 。 3、 TTL 逻辑门电路的典型高电平值是 3.6 V，典型低电平值是 0.3 V。 4、数据选择器是一种 多个 输入 单个 输出的中等规模器件。 5、 OC 门能实现“ 线与 ” 逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用 三态门 。 6、逻辑表达式为 _ BACABCF ，它存在 0 冒险。 7、 时序逻辑电路在某一时刻的状态不仅取决于 这一时刻 的输入状态，还与电路
16、 过去的 状态有关。 6 8、触发器按逻辑功能可以分为 RS 、 D 、 JK 、 T 四种触发器。 9、双稳态触发器电路具有 两个稳态 ， 并能 触发翻转 的两大特性。 10、模数转换电路包括 采样 、 保持 、 量化 和编码 四个过程。 C组： 1、二进制（ 1110.101） 2转换为十进制数为 _14.625_。 2、十六进制数（ BE.6） 16转换为二进制数为 _(10111110.011)2_。 3、 F=A BCD+AB C+ABC +ABC= m(_7,10,11,12,13,14,15_)。 4、 F=AC+B D 的最小项表达式为 _ m (1,3,9,10,11,14,
17、15)_。 5一个基本 RS 触发器在正常工作时，它的约束条件是 R+ S =1，则它不允许输入 S = 0 且 R = 0 的信号。 6 555定时器的最后数码为 555的是 TTL 产 品 ，为 7555的是 CMOS 产品。 7、 TTL 与非门的多余输入端悬空时，相当于输入 _高 _电平。 8数 字 电 路 按 照 是 否 有 记 忆 功 能 通 常 可 分 为 两 类 ： 组合逻辑电路 、时序逻辑电路 。 9对 于 共 阳 接 法 的 发 光 二 极 管 数 码 显 示 器 ，应 采 用 低 电平驱动的七段显示译码器。 10、 F=AB+C 的对偶函数是 _ F=（ A+B） C _
18、。 D组： 1、将（ 234） 8 按权展开为 2 82+3 81+4 80 。 2、（ 10110010.1011） 2=( 262.54 )8=( B2.B )16 3、逻辑函数 F=A +B+C D 的反函数 F = AB （ C+D ） 。 4、逻辑函数通常有 真值表 、 代数表达式 、 卡诺图 等描述形式。 5、 施密特触发器具有 回差 现象，又称 电压滞后 特性 。 6、在数字电路中，按逻辑功能的不同，可以分为 逻辑电路 和 时序电路 。 7、消除冒险现象的方法有 修改逻辑设计 、 吸收法 、 取样法 和 选择可靠编码 。 8、 触发器有 2 个稳态，存储 8 位二进制信息要 8
19、个触发器。 9、逻辑代数运算的优先顺序为 非 、 与 、 或 。 10、 寄存器按照功能不同可分为两类： 移位 寄存器和 数码 寄存器。 E组： 1、 数字信号的特点是在 上和 上都是不连续变化的，其高电平和 低电平常用 和 来表示。 2、 请将下列各数按从大到小的顺序依次排列：（ 123） 8；（ 82） 10；（ 1010100） 2；（ 51）16 ： ， 以上四个数中最小数的 8421BCD 码为（ ） 8421BCD 。 7 3、 除去高、低电平两种输出状态外，三态门的第三态输出称为 状态。 4、 在 555 定时器组成的脉冲电路中， 脉冲产生电路有 ，脉冲整形电路有 、 ，其中 属
20、于双稳态电路。 5、存储容量为 4K 8 的 SRAM，有 根地址线， 有 根数据线，用其扩展成容量为 16K 16 的 SRAM 需要 片。 6、实现 A/D 转换的四个主要步骤是 _ _、 _ _、 _ _和编码。 四、 综合题 A组： 1、用代数法化简： CACBCAABY _ 解： _ )( CBABAACBABCCACBABY BACBBA _ 2、 卡诺图化简： 解： _CBY 1ABC 01 11 1001 100 0110B_C3、电路如下图所示，已知输入波形，试写出 Y 的逻辑表达式并画出输出波形。 解： _BAY 4、跟 据给定的 iu 波形，画出电路的输出 0u 。 8
21、解： 5、用 8 选 1 数据选择器 74LS151 实现函数。 CBCABAF ABA 0A 1A 2D 0 D 1 D2 D 3 D 4 D 5 D 6 D 7QCFS解：（ 1）将输入变量 C、 B、 A作为 8 选 1 数据选择器的地址码 A2、 A1、 A0。 （ 2）使 8 选 1 数据选择器的各数据输入 D0 D7 分别与函数 F 的输出值一一相对应。 即： A2A1A0 CBA， D0 D7 0 D1 D2 D3 D4 D5 D6 1 则 8 选 1 数据选择器的输出 Q 便实现了函数 CBCABAF 。 ABA 0A 1A 2D 0 D 1 D2 D 3 D 4 D 5 D
22、6 D 7QCFS9 6、分析下图所示的时序逻辑电路，设触发器的初态为 Q1=Q0=0，试： （ 1） 写出输出方程，驱动方程，状态方程； （ 2） 列出状态转换真值表；、 （ 3） 画出时序图； （ 4） 分析电路的逻辑功能。 QX0CPQ1Z 解： 1. 写出各逻辑方程： 驱动方程： J0=K0=1 J1=K1= nQX 0 将驱动方程代入 JK触发器的特性方程 nnn QKQJQ 1 ，得： 次态方程： nn QQ 010 nnnnnnn QQXQQXQQXQ 10101011 )()()( 输出方程： nnQQZ 01 2. 列出状态表如表所示 。 表解 6.2 S X 0 1 Q1n
23、 Q0n Q1n+1 Q0n+1 Z Q1n+1 Q0n+1 Z 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 0 0 0 0 1 1 0 0 1 1 0 1 0 0 0 0 1 3. 画出状态图及波形图如图解所 示。 Q1 /110010Q010 /00110 /00 /00 /11 /01 /0 1 /0X/ZQX0CPQ1Z 10 （ a） （ b） 4. 逻辑功能分 析 由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共 有 4个状态 00、 01、 10、 11。当 X=0 时，按照加 1 规律从 0001101100 循环变化，并每当转换为 11
24、 状态（最大数）时，输出 Z=1。当 X=1 时，按照减 1 规律从 1110010011循环变化。所以该电路是一个可控的四进制计数器，其中 Z 是进位信号 输出端。 B组： 1、用公式法化简下列逻辑表达式 （ 1） （ A+B）（ A +B ） （ 2） A+B+C+A B C = A B+AB =1 2、用卡诺图化简下列逻辑表达式 （ 1） F（ A， B， C， D） = m（ 0， 1， 2， 3， 5， 7） F=A B + A D 3、试画出 Q 端波形，设初始 J=1， Q=0，悬空表示接高电平 4、用 74LS138 和门电路实现函数 F= AB C +A B +BC ,并画出逻辑电路图。 F= 64210 YYYYY A B CD 00 01 11 10 00 1 0 0 0 01 1 1 0 0 11 1 1 0 0 10 1 0 0 0
