1、 在 FLASH 模数转换器 中数字解码器的研究 摘要： 我们研究了 flash 数模转换器 中的数字解码器。 实现 解码器 解码一个非常有吸 引力的方法 是基于 wallace树结构来计算 温度计码比较器的输出 1的位置 。这样一个 ones-counter 可以快速融入到全面的气泡纠错中。我们也提出 应用折叠的方式来改善 wallace 树结构的解码器。 这要 生产 一个 面积更小的解码器和 关键路径 较短 的 电路 ,那 就 可能要 设计 一个 比 wallace 树解码器 功耗 更低 的 解码器。在相同或者更少的硬件成本下 ， 折叠式 解码器还能够引入额外的气泡纠错电路 ,而 wall
2、ace 树解码器却没有额外的 气泡纠错电路。这使得折叠解码器不仅能吸 引高速的应用 ,而且 至关重要的是在 应用 中的 误码率 低 。 1.引言 高速模数转换器 (adc)通常是以 flash 结构为基础的 的 123。在该类电路 中，每个比较器 都要连接 一个基准电压 ,基准电压 通常由 T 型 电阻网络产生 。比较器的输出信号要和锁存器相连， 锁存器 在每个采样周期间把稳定的数字信号0 或 1 保存到输出 。 如果 在 比较器 输入信号中 输入电压大于基准电压，那么锁存器输出为 1，否则输出为 0。 锁存器的输出模式相当于 温度计码。 通常要把温度计码转换为 二进制代码， 这 个过程由 (
3、2N1)-to-N 解码器来完成， 如图 1 所示。 图 1： flash adc 对于低分辨率和低速的转换器来说， (2N1)-to-N 解码器的输入信号的确是一个完美 的温度 计码。但是如果转换器提高了分辨率的话特别是特高了速度，那么转换器气泡 错误率 也会增大 。主要 因为这两个主要的错误源，代码中引入了气泡纠错 中 的 0 代码。第一个错误源是 在比较器的有效采样周期内引入 的 不确定性。这是 由于远端信号经过长距离的传播，使得在信号线和时钟线之间引入了时差。第二，比较器的稳定性和错误率 ， 比 如偏置，串扰，有限的频宽 等 也会导 致气泡错误 。 2.背景 2.1 ROM 解码器 温
4、度计码 解码的 一个常见的方法是使用一个 基于 ROM 结构 格雷码或二进制编码 器。通过使用 m个 比较器 的输出信号 和 m+1 个反相 比较器 输入 信号 的 电路，来对 ROM 中 m行进行编码 。如果 比较器 m 输出 是 1或者比较器 m+1 输出 是 0，那么 ROM 输出为 1。在比较器反相输入端的地方，这也许可能通过 2输入与门方式来实现。 但是如果产生了气泡错误，这种解决方案会选择并联行进行编码，使解码器中会引入大量错误的输出 。如果仅 仅产生了一个气泡错误 ， 这可 以通过 3与非门来纠错 ，如图 2 所示 。 如果他们由 3bit的温度 计刻度分开， 这种解决方案会清除
5、所有的气泡错误。 图 2： flash adc 中的 rom 解码器 ROM 解码器解码方法 的主要优点 是 设计 简单明了。然而这是一个速度较慢 功耗较大的解决方 案。另一个缺点是当解码器增加速度时，会引入更多的气泡错误 ，这就需要更 多比 3 与非门 高级的 纠错方案 来纠错 。这进一步减缓了解码器的速度，同时也增加了 解码器 整体功耗。 2.2 运用 ones-counter 作为解码器 温度计码 转换二进制码解码器的输出是 以格雷码和二进制码为代表 的 输入1的数量 。当使用 能给出 和 bit 交换技术一样 结果的 ones-counter 作为解码器，就使用了这种方法 。当输出值是
6、一个气泡纠错纠正的温度计码时， bit 交换技术也需要一个温度 计码 解码器。用计数器 计算的输出值是一个被译码后的二进制代码，它也适用于全局气泡纠错 中。使用 ones-counter 作为解码器 解码器解码方法 的另一个好处是它能够根据 ADC 的速度要求，可能 会 通过压低速度换取低功率的方式来选择则合适的 ones-counter 拓扑结构。对于我们而言，我们要 寻找一个能够高速运行应用的解码器。这意味着 基于 wallace树结构 高速 ones-counter是个明智的选择 。如图 3所示 图 3： 4 位 flash adc 中的 Wallace 树结构解码器 3.方法的对比 使
7、用 ones-counter 作为解码器 可以 直接通过 用功率换取速度方式和且在 选择合适的 ones-counter/adder 的拓扑结构 方面来 权衡速度和功率 。因此这种方法比其它方法更有吸引力，如 ROM 解码器。在很大程度上讲， ROM 解码器的功耗是在生产过程中设定的，而且 ROM 解码器在 高级应用 中的运行速度也会受限。 我们进一步研究了不同的方法开发出了 Matlab 模型 。假设在信号线和时钟线之间的时序 差有高斯分布。假设输入正弦波，其中 振幅峰值等于电压峰 值等于频率峰值，通过在比较器 输入 中分布的 电压 偏移 ，来模拟时序差的影响。如图 4所示，根据 图 4：比
8、较器模型 从图 4 可以看到，由于不匹配这个模型也能够用在 包含 比较器 固有偏移中 ，其仿真结果如图 5 所示 图 5：在时钟线和信号线间不同解码器的有效位数 是时 序差的标准 方 差的一次函数 如图 5（ a） -（ c）所示的 3 输入 与非门 曲线对应于 ROM 解 码器中的 逻辑气泡纠错 ， 而 图 2 中 3输入 与非门常常用来 抑制气 泡错误。 由于电平 m 和门 m 的输入电平 m、 m+1、 m+2 ， 门 m的输出能生成 校正 的温度计 码。从图 5可以看出， ，ones-counter 有效位 数 比 其他解决方案 相等或更高。因此，使用 ones-counter提高 A
9、DC 的性能 。这就是为什么我们专注于 ones-counter 的原因 ，特别是wallace 树 结构 解码器和 对 可能 改进 解决方案的探讨。 4 建议 和 改进 在折叠 FLASH ADC 中， 在 不同的基准电压 下 通过使用相同的比较器 减少硬件数量 来实现我们的目的 。这就是我们 基于折叠 wallace 树 结构 解码器 思路 ， 如 图6所示 。 图 6：折叠后的 wallace 树解码器 结构 Wallace 树 和延迟 时间的大小 取决于 增加的位的 数量， 即该 树 基级的宽度。这个思路 是将比较器的输出 分 为 2K 个不同的区间 ， 他们被多路复用来简化walla
10、ce 树解码器， 这样与之前相比较 与 1相比尺寸减小了。根据加法器 单元的数量，其 Xn 和 Cn 分别 是 和 事实上，每个 CN等 于 tXOR(tXOR等于一个 XOR门的传播延迟 )，因此这是一个 FA全加器的 传播延迟 89。在我们看来，由于输出 范围 在 2K 个电平 内，所需的加法器单元 数 也要增加 ，这时， 并且 设计 树 加法器 前需要多路复用器 ，多路复用器的数量是 2N k，每个多路复用器的类型是 2k-to-1 三 个 2:1 多路复用器可以建立 一个完整的加法器，如图 7所示， 而且如果 假设 4:1多路复用器由三个 2:1多路复用器 和 类似一个全 加器 的 4
11、:1多路复用器 组成 , 就必需的硬件成本而言 他们 具有相似 的面积和功耗 。 图 7 4:1 的多路复用器 这个解决方案如图 7所示， 但不是 最理想 的。 虽然 他们清楚地表明了我们使用折叠解码器的好处 ，但结果让我们有些悲观 。 全加器 数量 的 新表达式 是 假定一个全加器的传播延迟是 2 t XOR89， 2:1 多路复用器为 1tXOR， 以tXOR为单位的 关键路径 要 根据 公式 T CN=TXOR （ 4N 3k 6）， N k1 来计算 。 在 硬件 数量 和 关键路径 的长度 来比较 Wallace 树解码器 (k = 0)和折叠解码器的性能 ,如 表 1所示 。 表
12、1 :一个 8 位 flash ADC 性能比较 如表 1 所示， 当使用折叠解码器时 硬件数量显著减少了 。 通过和 表 1 中的wallace 树 解码器 对比， 4 级折叠解码器 (k = 2)全加器的数量 整体减少了 50%以上。这很有可能转化为一种节能 技术。 表 1也表明折叠解码器能够减短 关键路径 ，从而 表明我们提出的解决方案 比wallace 树解码器有潜在的速度优势 。基于这个事实， 我们的解决方案 能 缩短 关键路径 也 可能 权衡 解码器 速度和功率 。每个设备 也许 速度 降低了 ，这 进一步降低了设备 功耗。 然而 ， 必须 注意 的是 在表 1中不包括 多路复用器
13、 控制电路 的传播延迟 。 由于P j 信号 (在图 6)是直接连接 多路复用器控制 输入 信号， 这并不影响在表 1 中 2级折叠 解码器 结果 。在 4级 的情况下 ,可以使用图 8中 的电路，这个电路被用在MUX 结构控制电路中，这个电路是 thermometer-to-binary(2 位 )解码器。 图 8 多路复用器控制电路 (k = 2) 最坏的情况下， 如果 假定每个门的传播延迟 等于 tXOR， 4 层折叠译码器的关键路径 是和 2级折叠译码器 一样的。但是 硬件的数量更少 了 。 与 wallace 树译码器相比， 如果解码器进一步折叠， 8 级折叠译码器的 多路复用 控制
14、电路 (或更高版本 )增加了 很多 关键路径 ，这导致 电路速度会更慢 。 这就是 我们 为什么 只考虑表 1 中 2级 或 4 级 折叠解码器 的原因 。 如果使用纠错电路， 那么 检测有效电平的 或门 (参见图 6)是无用 的 。但是如果不使用气泡 纠错 的话，必须把或门 包括在内。门的大小 (输入的数量 )取决于 目前 存在 的泡沫错误 的数量 。更多泡沫的错误使我们必须 要有一个更大的或门，以确保 有效的 校正 电平是 (三 输入用于图 6)。 但如果在相同 的例子过程中 发生 不止 一个泡沫错误的话 ， 在全局气泡纠错中Wallace 树译码器 输出中 会 出现偏置误差。如果 在应用
15、中 误码率的 一个很重要的问题， 那么在设计解码器 之前就要必须增加 一些额外的 气泡 纠错电路 ， 导致了 更长的关键路径和更高的功耗 ，从而增加了额外的硬件成本 。 使用 我们 的折叠解码器和 只需用 2 N-k级 (多路复用器的输出 )的 气泡 纠错电路 会减少 硬件的数 量 。因此 , 和没有额外气泡 纠错电路的 wallace 树译码器相比，使用有额外泡沫纠错电路的 折叠解码器的硬件成本、关键路径和功耗可能会更低。 这使得折叠解码器不仅能吸引高速的应用 ,而且 至关重要的是在应用中的 误码率 低 。 5.结 论 我们的研究表明 , 设计 thermometer-to-binary 编
16、码解码器一个有吸引力的方法是使用 ones-counter 解码器。如果使用 wallace 树拓扑 结构类型的解码器速度会很快， 他们包含了全面的 泡沫纠错 电路 。 通过应用折叠， 我们 建议改进wallace 树 解码器， ，导致解码器 面积 更小和 电路 关键路径更短。这应该使 设计一个 比 wallace 树解码器更低功 耗 的解码器成为 可能。在相同的或更少的硬件成本下折叠 译码器还允许引入额外的泡沫纠错 电路 ，至于 wallace 树 解码器， 它 没有额外的泡沫纠错 电路。因此， 这使得折叠解码器不仅能吸引高速的应用 ,而且至关重要的是在应用中的 误码率 低 。 参考文献 1
17、 F. Kaess, R. Kanan, B. Hochet and M. Declercq, “ New Encoding Scheme For High-Speed Flash ADC s,” IEEE Proc. Circuits and Syst., vol. 1, pp. 5-8, June 1997. 2 K. Uyttenhove and M. Steyaert, “ A 6-bit 1 GHz Acquisition Speed CMOS Flash ADC with Digital Error Correction,” IEEE Proc. Custom Integrated
18、 Circuits Conference, pp. 249-252, 2000. 3 R. J. Van de Plassche, Integrated Analog-to-Digital and Digital-to-Analog Converters, Kluwer Academics Publishers,1994. 4 D. A. Johns and K. Martin, Analog Integrated Circuit Design, John Wiley & Sons, 1997. 5 J. Terada, Y. Matsuya, F. Morisawa and Y. Kado,
19、 “ 8-mW, 1-V, 100-MSPS, 6-BIT A/D Converter Using A Transconductance Latched Comparator,” Proc. IEEE Asia Pacic Conf. On ASICs, 2000. 6 C. S. Wallace, “ A suggestion for a fast multiplier,” IEEE Trans. on Electronics Computers, pp. 14-17, Feb. 1964. 7 K. Bult and A. Buchwald, “ An Embedded 240-mW 10
20、-b 50-MS/s CMOS ADC in 1-mm 2 ,” IEEE J. Solid-State Circuits, vol. 32, no. 12, Dec. 1997. 8 J. Rabaey, A. Chandrakasan and B. Nikolic, Digital Integrated Circuits: A Design Perspective, Prentice Hall, 2nd edition, 2003. 9 S-F Hsiao, M-R Jiang and J-S Yeh, “ Design of high-speed low-power 3-2 counter and 4-2 compressor for fast multipliers,” Electronics Letters, vol. 34, no. 4, Feb. 1998.
