1、 1 模块八 检测题答案 (一 ) 填空题： 1触发器的逻辑功能通常可用 、 、 和 等多种方法进行描述。 （功能真值表，逻辑函数式，状态转换图，时序波形图 ） 2组合逻辑电路的基本单元是 ，时序逻辑电路的基本单元是 。 （门电路，触发器 ） 3 触发器具有“空翻”现象，且属于 触发方式的触发器；为抑制“空翻”，人们研制出了 触发方式的 JK触发器和 D 触发器。 （钟控 RS，电平，边沿） 4 JK 触发器具有 、 、 和 四种功能。欲使 JK 触发器实现 nn QQ 1 的功能，则输入端 J 应接 ， K应接 。 （置 0 ，置 1 ，保持，翻转 ， 1 ， 1 ） 5同步 RS 触发器的
2、状态变化是在时钟脉冲 期间发生的，主从 RS触发器的状态转变是在时钟脉冲 发生的。 （ CP=1, 下降沿 ) 6时序逻辑电路按各位触发器接受 信号的不同，可分为 步时序逻辑电路和 步时序逻辑电路两大类。在 步时序逻辑电路中，各位触发器无统一的 信号，输出状态的变化通常不是 发生的。 (时钟脉冲控制 ,同 ,异 ,异 ,时钟脉冲控制 ,同一时刻 ) 7分析时序逻辑电路时，首先要根据已知逻辑的电路图分别写出相应的 方程、 方程和 方程，若所分析电路属于 步时序 逻辑电路，则还要写出各位触发器的 方程。 (驱动 ,输出 ,次态 ,异 ,时钟脉冲 ) 2 8寄存器可分为 寄存器和 寄存器，集成 74
3、LS194 属于 移位寄存器。用四位移位寄存器构成环行计数器时，有效状态共有 个；若构成扭环计数器时，其有效状态是 个。 (数码，移位，双向， 4 ， 8 ） 9 74LS194 是典型的四位 型集成双向移位寄存器芯片，具有 、并行输入、 和 等功能。 （ TTL，左移和右移，保持数据 ，清除数据 ） 10 逻辑图输入端子有圆圈的表示 触发，输出端子有圆圈的表示 ；不带三角符号的表示 方式，带三角符号的表示 方式；带三角符号及圆圈的表示 触发，有三角符号不带圆圈的表示 触发。 （ 低电平，“非”，电位触发，边沿触发方式，下降沿，上升沿） （二） 判断题 （ 错 ） 1基本的 RS 触发器具有“
4、空翻”现象。 （ 错 ） 2钟控的 RS 触发器的约束条件是： R S=0。 （ 对 ） 3主从型 JK 触发器的从触发器开启时刻在 CP 下降沿到来时。 （ 错 ） 4触发器和逻辑门一样，输出取决于输入现态。 （ 对 ） 5 D 触发器的输出总是跟随其输入的变化而变化。 （ 错 ） 6凡采用电位触发方式的触发器，都存在“空翻”现象。 （ 对 ） 7集成计数器通常都具有自启动能力。 （ 对 ） 8使用 3个触发器构成的计数器最多有 8 个有效状态。 （ 错 ） 9同步时序逻辑电路中各触发器的时钟脉冲 CP 不一定相同。 （ 对 ） 10利用集成计数器芯片的预置数功能可获得任意进制的计数器。 （
5、 对 ） 11 555 定时器 可以组成产生脉冲和对信号整形的各种单元电路。 （ 错 ） 12逻辑图中带三角符号的表示电位触发方式。 （三）选择题 1仅具有置“ 0”和置“ 1”功能的触发器是（ C ）。 A、基本 RS 触发器 B、钟控 RS 触发器 C、 D触发器 D、 JK 触发器 2由与非门组成的基本 RS 触发器不允许输入的变量组合 RS 为（ A ）。 3 A、 00 B、 01 C、 10 D、 11 3钟控 RS 触发器的特征方程是（ D ）。 A、 n1n QRQ B、 n1n QSQ C、 n1n QSRQ D、 nn QRSQ 1 4仅具有保持和翻转功能的触发器是（ B
6、）。 A、 JK 触发器 B、 T触发器 C、 D 触发器 D、 T触发器 5触发器由门电路构成，但它不同门电路功能，主要特点是（ C ） A、具有翻转功能 B、具有保持功能 C、具有记忆功能 6 TTL 集成触发器直接置 0端 DR 和直接置 1端 DS 在触发器正常工作时应（ C ） A、 DR =1， DS =0 B、 DR =0， DS =1 C、保持高电平“ 1” D、保持低电平“ 0” 7按触发器触发方式的不同，双稳态触发器可分为（ C ） A、高电平触发和低电平触发 B、上升沿触发和下降沿触发 C、电平触发或边沿触发 D、输入触发或时钟触发 8为避免“空翻”现象，应采用（ B ）
7、方式的触发 器。 A、主从触发 B、边沿触发 C、电平触发 D、上述均包括 9为防止“空翻”，应采用（ C ）结构的触发器。 A、 TTL B、 MOS C、主从或维持阻塞 10描述时序逻辑电路功能的两个必不可少的重要方程式是（ B ）。 A、次态方程和输出方程 B、次态方程和驱动方程 C、驱动方程和时钟方程 D、驱动方程和输出方程 11四位移位寄存器构成的扭环形计数器是（ B ）计数器。 A、模 4 B、模 8 C、模 16 12能用于脉冲整形的电路是（ C ）。 A、双稳态触发器 B、单稳态触发器 C、施密特触发器 （四）简述题 1触发器和门电路有何联系和区别？在输出形式上有何不同？分别为
8、哪种电路的基本单元？ 答： 门电路的输出仅取决于其输入，触发器的输出不仅与输入现态有关，而且还与原来输出状态有关，即具有记忆性。门电路的输出只有一个，触发器的输4 出是互非的两种状态。 时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路。 2何谓“空翻”现象？抑制“空翻”可采取什么措施？ 答 ：所谓“空翻”，是指触发器在一个 CP脉冲为 1 期间输出状态发生多次变化的现象。抑制“空翻”的最有效方法就是选用边沿触发方式的触发器。 3触发器有哪几种常见的电路结构形式？它们各有什么样的动作特点？ 答：触发器常见的电路结构形式有两个与非门或两个或非门构成的基本 RS触发器、由基本 RS 触
9、发器和导引门构成的钟控 RS 触发器、主从型 JK触发器以及维护阻塞 D触发器等。基本 RS触发器的输出随着输入的变化而变化，电平触发；钟控 RS 触发器是在 CP=1 期间输出随输入的变化而变化；主从型 JK 触发器在时钟脉冲下降沿到来时触发；维持 阻塞 D触发器是在时钟脉冲上升沿到来时刻触发。 4试分别写出钟控 RS 触发器、 JK触发器和 D触发器的特征方程。 答：钟控 RS触发器的特征方程： ）（ 1P 1 CQRSQ nn ， SR=0（约束条件）； JK 触发器的特征方程： nnn QKQJQ 1 ； D触发器的特征方程： Q n +1= D n。 5说明同步时序逻辑电路和异步时序
10、逻辑电路有何不同？ 答：同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的；异步时序逻辑电路的各位触发器的时钟脉冲控制端各不相同，状态发生变化的时间 通常也不相同。 6试述时序逻辑电路的分析步骤。 答： 时序逻辑电路的一般分析步骤通常为：确定时序逻辑电路的类型。根据已知时序逻辑电路，分别写出相应的驱动方程、次态方程、输出方程，当所分析电路属于异步时序逻辑电路，还需要写出各位触发器的时钟方程。根据次态方程、时钟方程或输出方程，填写状态转换真值表或状态转换图。根据分析结果和转换真值表，得出时序逻辑电路的逻辑功能。 7何谓计数器的自启动能力？ 答： 所谓自启动能力：指时序逻辑电路中某计数器中的无效
11、状态码，若在开机时出现，不用人工或其它设备的干预，计数器 能够很快自行进入有效循环体，使无效状态码不再出现的能力。 5 8施密特触发器具有什么显著特征？主要应用有哪些？ 答： 施密特触发器的显著特征有两个：一是输出电压随输入电压变化的曲线不是单值的，具有回差特性；二是电路状态转换时，输出电压具有陡峭的跳变沿。利用施密特触发器的上述两个特点，可对电路中的输入电信号进行波形整形、波形变换、幅度鉴别及脉冲展宽等。 （五）分析计算题 1已知 TTL 主从型 JK 触发器的输入控制端 J和 K及 CP 脉冲波形如题（五）1图所示，试根据它们的波形画出相应输出端 Q的波形。 C PJKQ 题（五） 1图
12、检测题（五） 1波形图 2电路及时钟脉冲、输入端 D 的波形如题（五） 2 图所示，设起始状态为“ 000”。试画出各触发器的输出时序图，并说明电路的功能。 1J1K1Q1Q 2J2K2Q2Q 3J 3K3Q3Q1Q 2Q 3QDC PC P 1Q23Q题（五） 2图 检测题（五） 2逻辑图和波形图 解：分析：（ 1）电路为同步的米莱型时序逻辑电路； （ 2）各触发器的驱动方程： J1=D K1=D J2=Q1n K2= nQ1 J3=Q1n K3= nQ2 各触发器的次态方程： nn DQ 11 nn QQ 112 nn QQ 213 （ 3）根据上述方程，写出相应的逻辑功能真值表： CP
13、D Q1n Q2n Q3n Q1n+1 Q2n+1 Q3n+1 6 1 0 0 0 0 0 0 0 2 1 0 0 0 1 0 0 3 0 1 0 0 0 1 0 4 0 0 1 0 0 0 1 5 0 0 0 1 0 0 0 从功能真值表中可看出，该电路属于右移移位寄存器。其时序逻辑图如图中红笔示。 3. 对题（五） 3图所示时序逻辑电路进行分析，写出其功能真值表。 1J1K1Q1 2J2K2Q2 3J3K3Q3&1Q 2Q 3QC PDR题（五） 3图 检测题（五） 3逻辑图 分析：此电路各位触发器的 CP 脉冲不同，因此是异步时序逻辑电路，因为没有其它输入，因此判断为莫尔型异步时序逻辑电
14、路。 （ 1）各位触发器的驱动方程： 31 QJ 11K 12J 12K 213 QQJ 13K （ 2）各位触发器的次态方程： 1311 QQQ n 212 QQn 32113 QQQQ n （ 3）各位触发器的时钟方程： CP1=CP CP2=Q1 CP3=CP （ 4）根据上面各方程列出 逻辑电路的状态转换真值表 CP1 CP2 CP3 Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 1 1 0 0 0 0 1 1 2 2 0 1 1 1 1 0 3 3 1 1 0 0 0 0 4 4 0 0 0 0 0 1 7 5 5 0 0 1 0 1 0 6 6 0 1 0 0 1 1
15、 7 7 0 1 1 1 0 0 8 8 1 0 0 0 0 0 4. 写出题（五） 4图所示各逻辑电路的次态方程。 D1 1C D1 1C D1 1CC PC PC PAJ1 1C 1C 1CC PC PC P1 KJ1K J1KQQ Q Q Q Q( a )( b ) ( c ) ( d ) ( e ) ( f )题（五） 4 图 检测题（五） 4 逻辑图 解：（ a）图： AQn 1 （ b）图： nn DQ 1 （ c）图： nn QQ 1 （ d）图： nn QQ 1 （ e）图： nn QQ 1 （ f）图： nn QQ 1 5题（五） 5 图所示为维持阻塞 D触发器构成的电路，试画出在 CP 脉冲下Q0和 Q1的波形。 11CD1CC P10QQ题（五） 5图 检测题（五） 5逻辑图 解： Q0n+1= nQ0 ， Q1n+1= nQ1 ，设触发器初态为 00，各位触发器在 CP上升沿触发。 显然在每一个 CP 脉冲上升 沿到来时，触发器 Q0状态就翻转一次，而触发器Q1的状态翻转发生在 Q0由 0 到 1时刻。 6试用 74LS161 集成芯片构成十四进制计数器。要求采用反馈预置法实现。 解：用 74LS161 集成芯片构成十二进制计数器的电路如下图所示： 8
