1、 第二章 第三章 某机为定长指令字结构，指令长度 位；每个操作数的地址码长 位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令已有 K 种，无操作数指令已有 L种，问单操作数指令最多可能有多少种？ 上述三类指令各自允许的最大指令条数是多少？ 设某机为定长指令字结构，指令长度 位，每个地址码占 位，试提出一种分配方案，使该指令系统包含： 条三地址指令， 5 计算下列 条指令的有效地址（指令长度为 位） 。 （） Q（ ） Q（） Q（） Q 第四章 已知 X 和 Y ，试用它们的变形补码计算出 X Y ，并指出结果是否溢出。 （） X ， Y （） X ， Y （） X ， Y （）
2、X ， Y 已知 X 和 Y ，试用它们的变形补码计算出 X Y ，并指出结果是否溢出。 （） X ， Y （） X ， Y （） X ， Y （） X ， Y 9 第五章 4 动态 RAM 为什么要刷新？ 一般有几种刷新方式？ 各有什么优缺点？ 解： DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。常见的刷新方式有集中式、分散式和异步式 种。集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比 较高；但有死区，而且存储容量越大，死区就越长。分散方式的特点是没有死
3、区；但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。异步方式虽然也有死区，但比集中方式的死区小得多，而且减少了刷新次数，是比较实用的一种刷新方式。 某机字长为 位，其存储容量是 KB ，按字编址的寻址范围是多少？ 若主存以字节编址，试画出主存字地址和字节地址的分配情况。 解：某机字长为 位，其存储容量是 KB ，按字编址的寻址范围是 KW 。若主存以字节编址，每一个存储字包 含 个单独编址的存储字节。假设采用大端方案，即字地址等于最高有效字节地址，且字地址总是等于 的整数倍，正好用地址码的最末两位来区分同一个字中的 个字节。主存字地址和字节地址的分
4、配情况如图 - 所示。 一个容量为 K 位的存储器，其地址线和数据线的总和是多少？ 当选用下列不同规格的存储芯片时，各需要多少片？ K位， K位， K位， 1 K位， K位， K位。 解：地址线 根，数据线 根，共 根。 若选用不同规格的存储芯片，则需要： K位 芯片片， K位芯片片， K位芯片 片， K位芯片片， K位芯片 16片， K位芯片 片。 现有 的存储芯片，若用它组成容量为 K 的存储器。试求： （） 实现该存储器所需的芯片数量？ （） 若将这些芯片分装在若干块板上，每块板的容量为 K ，该存储器所需的地址线总位数是多少？ 其中几位用于选板？ 几位用于选片？ 几位用作片内地址？ 解
5、：（） 需 的芯片 片。 （） 该存储器所需的地址线总位数是 位，其中位用于选板，位用于选片， 10位用作片内地址。 已知某机字长 位，现采用半导体存储器作主存，其地址线为 位，若使用 K 的 SRAM 芯片组成该机所允许的最大主存空间，并采用存储模板结构形式。 （） 若每块模板容量为 K ，共需多少块存储模板？ （） 画出一个模板内各芯片的连接逻辑图。 解：（） 根据题干可知存储器容量为 KB ，故共需 块存储模板。 （） 一个模板内各芯片的连接逻辑图如图 - 所示。 某半导体存储器容量 K ，可选 SRAM 芯片的容量为 K ；地址总线 A A （低） ，双向数据总线 D D （低） ，由
6、 R W线控制读写。请设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。 解：存储器的逻辑图与图唱 很相似，区别仅在于地址线的连接上，故省略。 地址分配如下： 现有如下存储芯片： K 的 ROM 、 K 的 RAM 、 K 的 ROM 。若用它们组成容量为 KB 的存储器，前 KB 为 ROM ，后 KB 为RAM ， CPU 的地址总线 位。 （） 各种存储芯片分别用多少片？ （） 正确选用译码器及门电路，并画出相应的逻辑结构图。 （） 指出有无地址重叠现象。 解：（） 需要用 K 的 ROM 芯片 片， K 的 RAM 芯片片。不能使用 K 的 ROM 芯片，因为它大于
7、 ROM 应有的空间。 （） 各存储芯片的地址分配如下： 用容量为 K 的 DRAM 芯片构成 KB 的存储器。 （） 画出该存储器的结构框图。 （） 设存储器的读写周期均为 s ， CPU 在 s 内至少要访存一次，试问采用哪种刷新方式比较合理？ 相邻两行之间的刷新间隔是多少？ 对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（） 存储器的结构框图如图 - 所示。 （） 因为要求 CPU 在 s 内至少要访存一次，所以不能使用集中刷新方式，分散和异步刷新方式都可以使用，但异步刷新方式比较合理。 相邻两行之间的刷新间隔 最大刷新间隔时间 行数 ms s 。取 s ，即进行读或写操作 次之
8、后刷新一行。 对全部存储单 元刷新一遍所需的实际刷新时间 s s 有一个 位机，采用单总线结构，地址总线 位（ A A ） ，数据总线 位（ D D ） ，控制总线中与主存有关的信号有 MREQ（低电平有效允许访存）和 R W（高电平为读命令，低电平为写命令） 。 主存地址分配如下：从 为系统程序区，由 ROM 芯片组成；从 为用户程序区；最后（最大地址） K 地址空间为系统程序工作区。（上述地址均用十进制表示，按字节编址。） 现有如下存 储芯片： K 的 ROM ， K 、 K 、 K 、 K 的 SRAM 。请从上述规格中选用芯片设计该机主存储器，画出主存的连接框图，并请注意画出片选逻辑及与 CPU 的连接。 解：根据 CPU 的地址线、数据线，可确定整个主存空间为 K 。系统程序区由 ROM 芯片组成；用户程序区和系统程序工作区均由 RAM 芯片组成。共需： K 的 ROM 芯片 片， K 的 SRAM 芯片 片， K 的SRAM 芯片 片。主存地址分配如图 - 所示 ，主存的连接框图如图 - 所示。
