1、 本科毕业设计 （ 20 届） 基于 DSP Builder 的 数字陷波器设计 所在学院 专业班级 电子信息工程 学生姓名 学号 指导教师 职称 完成日期 年 月 - 1 - 摘 要 数字滤波器是指能滤除特定噪声的设备。理想数字滤波器能在保证其他频率的信号不损失的情况下有效的抑制输入信号 中某些频率信息。 目前的滤波器有很多种 ， 数字陷波器是最常用的滤波器之一。数字陷波器主要实现滤除单一频率信号噪声的功能，是一种特殊的带阻滤波器。 数字陷波器可以采用 IIR 或者 FIR 结构实现。经过笔者的设计与计算，若采用 FIR 结构，则滤波器的阶数高达两百多阶。而采用 IIR 结构，阶数大大降低
2、,无论从硬件资源还是实时性要求来考虑，性价比较高。因此笔者最终选择 IIR 结构。 文章阐述了本课题的应用背景以及研究意义。概述了本次设计涉及的三个平台，包括 Matlab、 DSP Builder 和 Quartus 。同时 介绍了基于 DSP Builder 的设计流程。根据 IIR 陷波器结构，实现了基于 DSP Builder 的陷波器建模，然后以这一模型为基础，实现了滤除 100 Hz 噪声的要求。并对设计结果进行功能验证及仿真，最后利用 signal compiler 工具将模型进行转换、综合和适配，生成Quartus 下的工程 。 对该工程进行 最终的行为级仿真，经验证正确后，即
3、可 下载 至 FPGA 板 ，驱动目标程序。 论文还记录和整理了设计、调试和仿真过程中出现的问题，给出自己的分析，供读者参考。 关键词： 数字陷波器； IIR； DSP Builder； Quartus - 2 - Abstract Digital filters are an instrument to filter certain noise. An ideal digital filter could effectively suppress some frequency parts of the input signal without losing other frequency p
4、arts. Currently, there are a variety of filters. The FIR digital filter is one of the most common used filters and also a special type of band-stop digital filter, which achieve the function that suppresses a single frequency part of signal. Digital filters can be implemented by adopting IIR or FIR
5、structure. From the authors design and calculation, the order of digital filter would be over two hundred, when the FIR structure is adopted. The digital filter is more cost-effective in terms of hardware resources and real-time requirements as the order of digital filter decreases considerably when
6、 the IIR structure is adopted. Therefore IIR structure is chose by author to implement the digital filter. This paper describes the application background of this issue and the research significance and outlines three application platforms the design involves, including Matlab, DSP Builder and Quart
7、us .Meantime ,this paper illustrates the design flow based on DSP Builder. The model of FIR digital filter based on DSP Builder has been implemented basing IIR digital filter structure. Then the requirement of filtering 100 Hz noise has been achieved, which is based on this model. After that， functi
8、onal verification and simulation of design result has been implemented. Further, the model has been used to adapt, integrate, and transform through the use of signal compiler tool, and generate the project document under Quartus to realize behavioral simulation for the project. Ultimately, provided
9、that the verification result is correct, the project document can be download to the FPGA board to run the program. This paper also records and organizes problems within the process of design, debugging and simulation and gives authors own analysis for reference. Key Words: Digital Filter, IIR ,DSP
10、Builder, Quartus - 3 - 目 录 1 引言 . 1 1.1 课题的应用背景和意义 . 1 1.2 论文的内容与组织结构 . 2 2 数字滤波技术概述 . 3 2.1IIR 数字滤波器原理及实现 . 3 2.2FIR 数字滤波器原理及实现 . 6 3 设计平台概述 . 7 3.1MATLAB集成环境介绍 . 7 3.1.1Matlab 软件概述 . 7 3.1.2Simulink 简介 . 8 3.2 DSP BUILDER概述 . 9 3.2.1 DSP Builder 平台概述 . 9 3.2.2 DSP Builder 平台设计流程 . 9 3.3 QUARTUS II
11、 集成环境概述 . 11 4 基于 DSP BUILDER 的 IIR 滤波器设计与实现 . 13 4.1 利用 FDA TOOL工具设计滤波器 . 13 4.2 基于 DSP BUILDER的陷波器建模 . 17 4.3 系统的顶层设计与转换 . 20 5 调试与仿真 . 23 5.1SIMULINK中对模型进行仿真 . 23 5.2QUARTUS II 行为仿真 . 23 6 总结 . 25 致 谢 .错误 !未定义书签。 参考文献 . 26 - 1 - 1 引言 1.1 课题的应用背景和意义 滤波是信号处理的重要环节之一。 数字滤波器在图像处理 、语音识别、模式识别、高清电视等数字信号处
12、理中都 起着关键作用。数字滤波器 可以满足滤波器幅度和相位特性的严格要求 ,可以克服模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题 1。 而传统的模拟滤波器在精度上无法与数字滤波器相比，尤其是在多阻带多通带滤波器设计方面，模拟滤波器更是无能为力，因此对数字滤波器的研究是十分必要且有广泛应用价值的。 数字滤波器实际上是一个采用有限精度算法实现的线性非时变离散系统 , 理想带阻数字滤波器，能在保证其他频率的信号不损失的情况下，有效的抑制输入信号中某一频率信息 2。目前陷波器硬件实现主要有模拟电路方式与数字电路方式。根据数字滤波器冲激响应函数的时域特性 ,可将数字滤波器分为无限长冲激响应 (I
13、IR)滤波器和有限长冲激响应 (FIR)滤波器 两种。 IIR数字 滤波器 与 FIR数字滤波器相比 , 它可以用较低的阶数获得较高的选择性 , 在实现时所用存储单元少 , 经济而且高效 , 在相同门级规模和相同时钟速度下可以提供更好的带外衰减特性 等突出优点而在工程实际中获得广泛应用 2。 因此本课题拟定采用 IIR数字滤波器结构 。 滤波器的硬件平台主要有单片机、 FPGA和 DSP等。 FPGA是目前电路系统设计的主要实现硬件之一，也是数字信号处理的主要实现平台。 FPGA具有功耗低，运算速度快，通用性强，能重复 /在线编程的优点，使用 FPGA来进行数字信号处理可以缩小硬 件规模，提高
14、系统的灵活性、可靠性和 实时性 2，所以很多工程应用可编程逻辑门阵列 (FPGA)来完成数字信号处理。 本次设计 采用 IIR 数字滤波器结构，利用 DSP Builder 建立陷波器的模型设计，并在 DSP Builder 平台上完成仿真和编译。基于 DSP Builder 的模块化设计，可以直接利用 DSP Builder 中自带的模块进行设计，仿真和编译即可。编译正确后，利用综合、转换工具将模块化的设计转换为 VHDL 语言，最后在 Quartus II 中进行FPGA 的实现。设计周期大大缩短，而且设计难度大大降低。可避 免繁琐的程序代- 2 - 码编写，也可降低对设计人员的硬件设计能
15、力要求。 1.2 论文的内容与组织结构 围绕课题，主要完成以下工作： 1. 熟悉 Matlab 软件，熟悉 MATLAB 中利用 FDA Tool 工具设计滤波器的一般流程； 2. 了解和熟悉 IIR 陷波器的原理，查阅相关的陷波器资料，完成基于 DSP Builder的数字陷波器建模； 3. 为了验证 IIR 陷波器的性能，给已经完成的数字陷波器模型加上显示设备和信号源，信号源的输出作为数字陷波器的输入，在 Matlab/Simulink 进行软件仿真 ，设计实现达到性能指标的数字陷波器，最后完成顶层 文件设计，实现系统的编译和仿真，并分析验证其正确性； 4. 对设计与调试过程中出现的问题进
16、行整理和分析。 本文一共有六章，第一章为引言，简单介绍课题的应用背景与论文的组织结构；第二章介绍 IIR 和 FIR 数字滤波器技术的原理与实现方法；第三章就本论文涉及的 DSP Builder 平台， Matlab 软件以及 Quartus II 集成环境进行了概述；第四章为本论文的重点，详细阐述了设计过程。在 FDA Tool 滤波器设计软件中输入课题的相关参数，计算得到 IIR 陷波器的阶数、系数等相关参数。 在 Matlab/DSP Builder 环境下建立 IIR 陷波器模型，实现系统功能；第五章为本次设计的仿真、调试及验证；第六章总结了本次设计中出现的困难以及如何解决的过程。 -
17、 3 - 2 数字滤波 技术概述 2.1IIR 数字滤波器原理及实现 IIR 滤波器也称为无限脉冲响应滤波器， 当系统无严格相位要求时，对于相同的设计指标， FIR 滤波器所要求的阶数比 IIR 滤波器高 5 10 倍，而且信号的延迟也较大 。 IIR 滤波器相比 FIR 滤波器可以用较低的阶数获得较高的选择性 3。 一个 IIR 滤波器的系统函数和 表示这一系统输入输出关系的 N 阶差分方程分别 如式 2-1 和 2-2 所示。 (2-1) (2-2) 其中式 2-2 中等号右边第二项表示将输入加以延时，组成 M 节的延时网络，把每节延时抽头后加权 (加权系数是 bk)，然后把结果相加，这就
18、是一个横向结构网络 4。式 2-2 中等号右边第一项表示将输入加以延时，组成 N 节的延时网络，然后将每节延时抽头后加权（加权系数是 ak），然后把结果相加，最后的输出 y(n)是两个和式相加而构成。由于包含了输入的延时部分，故它是个有反馈的网络 4。式2-2 中等号右边第一项构成了反 馈网络 ， 这种结构称为直接 I 型结构。其结构流图如图 2-1 所示。由图可看出，总的网络是由上面讨论的两部分网络级联组成，第一个网络实现零点，第二个网络实现极点，从图中又可看出，直接 I 型结构需要（ N + M）级延时单元 4。 - 4 - 图 2-1 直接 I 型二阶网络结构 从图 2-1 可以看出两行
19、串行延时支路有相同的输入，因而可以将其合并，则得到 图 2-2 的结构，称为直接 II 型结构，或典范型结构。 图 2-2 直接 II 型网络结构 这种结构，对于 N 阶差分方程只需 N 个延时单元（一般满足 N=M） ,因而比直接 I 型的延时单 元要少，这也是实现 N 阶滤波器所需的最少延时单元，因而又称典范型。它可以节省存储单元（软件实现），或节省寄存器（硬件实现），比直接 I 型为好。但是，他们都是直接型的实现方法，其共同的缺点是系数 ak,bk 对滤波器的性能控制作用不明显，这是因为它们与系数函数的零、极点关系不明显，因而调整困难；此外，这种结构极点对系数的变化过于灵敏，从而使系统频
20、率响应对系数的变化过于灵敏，也就是对有限精度（有限字长）运算过于灵敏，容易出现不稳定或产生较大误差 4。 M=N=2 时的系统函数如式 2-3 所示，由此可以得出图 2-3 的 直接 II 型二阶网络结构。 - 5 - (2-3) 图 2-3 直接 II 型 IIR 二阶网络结构 级联的节数视具体情况而定，当 M = N 时，共有 （ N+1） /2 节 （ N+1） /2 表示N+1/2 的整数，如果有奇数个实零点，则有一个系数 a2k 等于零。每一个二阶子系统 Hk(z)被称为二阶基本节， Hk(z)是用典范型结构来实现的。一个六阶节系统的级联实现如图 2-4 所示。 图 2-4 级联型
21、IIR 六阶网络结构 级联结构的特点是调整系数 B1k、 B2k 就能单独调整滤波器第 k 对零点，而不影响其他零、 极点 4，同样，调整系数 a1k， a2k 就能单独调整滤波器第 k 对极点，而不影响其他零、极点。所以这种结构，便于准确实现滤波器零、极点，因而便于调整滤波器频率响应性能。 IIR 滤波器的实现有多种结构 ,直接型、级联型、并联型及格型结构等。其中级联型较为容易实现且易于实现高阶滤波器 ,且任何高阶 IIR 滤波器都能表示成一阶和二阶的级联 5。 故本文以 直接 II 型二阶的级联 为例阐述基于 FPGA 的数字陷波器设计。 - 6 - 2.2FIR 数字滤波器原理及实现 F
22、IR 滤波器也称为有限脉冲响应滤波器。 FIR 网络结构特点是没有反馈支路，即没 有环路，其单位脉冲响应是有限长的，将卷积的数量降低到每个采样时刻为有限个 5。 FIR 滤波器 具有严格的线性相位又具有任意的幅度 ，同时 FIR 滤波器的单位抽样响应是有限长的，因而滤波器性能稳定，而且 FIR 滤波器由于单位冲击响应是有限长的，因而可用快速傅里叶变换 (FFT)算法来实现过滤信号，可大大提高运算效率。设单位脉冲响应 h(n)长度为 N，其系统函数 H(z)和差分方程分别如式 2-4 和 2-5 所示。 (2-4) (2-5) 按照系统函数 H(z)可直接画出结构图，如图 2-5 所示。这种结构称为直接型网络结构或者称为卷积型结构。 图 2-5 四阶 FIR 滤波器网络结构
